一、RISC+DSP=Hyperstone技术及其应用（论文文献综述）
马广云[1]（2022）在《嵌入式系统图书出版的回顾与展望》文中研究表明嵌入式系统对现代科技和我们日常生活具有非常大的影响,其发展日新月异,应用非常广泛,从而带动国内嵌入式系统图书出版繁荣兴旺。本文则对国内嵌入式系统图书出版随着嵌入式技术的快速发展而不断开拓的发展过程进行了总结回顾,对其出版现状及未来出版走向做了分析探讨。
姜泽坤[2]（2021）在《支持DSP指令扩展的RISC-V处理器设计与实现》文中进行了进一步梳理
陈忠文[3]（2021）在《基于TL-5728的水声定位解算平台的设计与实现》文中研究表明
季永辉[4]（2021）在《基于RISC-V处理器的卷积加速SoC系统设计》文中认为随着物联网技术在城市、农业、工业和医疗等领域的广泛应用,物联网终端设备被大量生产并使用,然而传统终端设备所采集的数据,尤其是视频图像等在未经处理的情况下被直接传到云端,导致服务器无法处理剧增的数据,同时未经处理的数据存在严重的安全隐患,而长距离的数据传输也会导致数据延时。因此,如何提高终端设备的数据处理能力,在终端完成图像数据的特征提取或目标识别成为目前物联网领域急需解决的主要问题之一。本文从多任务处理以及数据运算角度出发,再结合终端设备对低功耗、低资源消耗以及高性能的需求,分为以下五个方面进行研究。（1）采用FPGA原型验证方式得到Ibex、CV32E40P以及CVA6处理器相关参数,从资源消耗、功耗以及性能进行判断,发现CV32E40P具有高性能、低功耗、资源消耗少的优点,满足物端设备实际需求;（2）将CV32E40P处理器嵌入进PULP项目中的CL多核架构,并编写测试程序对搭建的多核架构进行FPGA原型验证以及功能性仿真。结果表明,多核架构实现了单任务并行处理以及多任务并行处理的目标;（3）将部分Crossbar总线架构替换AXI总线中的全Crossbar总线架构,在不影响数据传输速率的前提下节约了17.86%的资源消耗;（4）针对卷积加速器计算单元中的乘法器进行结构优化,保证低资源消耗的同时,提升乘法器的计算效率,相比于传统移位相加乘法器,虽然资源消耗提高了9%,但是性能提高了39.375%;（5）根据模块化、并行化以及流水线设计思想,基于卷积层计算过程设计六级流水线的卷积加速器,避免数据传输过程中的阻塞问题,卷积加速器的计算速度达到了0.398GMAC/s,发挥了乘法器性能的49.8%,相比于同类设计取得了良好的性能表现。综上,本文通过研究RISC-V官方提供的PULP平台实现项目,提出了一种应用于物联网终端设备,具有卷积加速功能的物端SOC系统设计方案。CV32E40P处理器满足物端对低功耗、低资源消耗以及高性能处理器的需求,多核架构提高系统多任务处理能力,部分Crossbar总线架构避免总线上不必要的资源消耗,结构优化的乘法器为卷积加速器提供高效计算能力,流水线的模块设计充分发挥计算单元性能。
何杨阳[5]（2021）在《RISC-V及后编译技术研究与实现》文中提出随着摩尔定律的失效,通用处理器的发展逐渐逼近天花板,定制化处理器开始兴起。人工智能、大数据和通信技术的蓬勃发展,推动物联网领域迅速发展。面对日益增长的数据量,物联网设备不能再像向过去一样只做简单的数据收集工作,而把复杂的计算任务交给云上服务器。同时物联网设备复杂的应用场景对处理器提出了高能耗比、小面积、灵活定制的要求。因此,本文对可配置的定制化处理器及其后端编译移植技术进行了深入分析和研究。本文首先对比了目前主流的指令集架构x86、ARM和新兴的RISC-V指令集架构的优劣势,总结了国内外在RISC-V芯片领域和卷积神经网络设备端优化领域的相关工作和研究现状。接着,分析了目前主流的RISC-V开源处理器的优缺点,着重研究RISC-V官方开源的Rocket-Chip处理器生成器,深入研究其定制化特性。最后,结合目前热门的卷积神经网络,探索在设备侧提供加速人工智能推理速度的定制化处理器的设计与实现,并提供后端适配编译器的一体化解决方案。为此本文提出了一种以RISC-V模块化指令集为基础的附加在Rocket-Chip Generator上的可定制的卷积神经网络加速器的指令与硬件设计,并为基于该设计实现的卷积神经网络加速器进行了 LLVM编译器的后端适配。
江莹[6]（2021）在《基于RISC-VISA（RV32I）的CPU芯片设计》文中研究说明CPU是电子信息技术的核心,而基于RISC-V指令集架构的CPU芯片设计越来越受到人们的重视,对该指令集架构的深入研究已然成为目前CPU芯片行业的热点,本论文主要研究了RISC-V指令集架构的结构特点,并基于SMIC 0.18 um CMOS工艺设计了一款基于RISC-V指令集的CPU芯片。本论文对CPU的系统结构进行了概述,对CPU设计中的关键部分,即流水线以及转移预测进行着重介绍,并对目前最为流行的指令集架构进行了概括,其中包括x86架构、MIPS架构、ARM架构以及RISC-V架构。由于RISC-V架构的突出优点,本文基于其整数指令子集RV32I进行了CPU芯片设计;论文对RV32I指令集的指令特点进行了具体分析,阐述了基于RV32I指令集设计的CPU工作原理,最后通过子模块的结构框图对每个模块的工作原理进行介绍以及代码设计,使用modelsim对关键子模块进行了仿真,包括ALU（算数运算）模块、decoder（译码）模块、EXE（执行）模块以及UART（串口）模块,使用FPGA对CPU的整体设计进行指令集功能的硬件验证;最后采用SMIC 0.18 um CMOS工艺对所设计的CPU进行了ASIC实现,设计流程包括逻辑综合、静态时序分析、形式验证、自动布局布线、DRC和LVS等步骤,最终得到基于RISC-V RV32I架构CPU芯片的GDSII版图,版图面积为5225618.75 um2,芯片的最高时钟频率为100MHz,功耗为35.87m W;论文最后对本设计进行了工作总计以及未来展望。本论文研究了基于RISC-V ISA（RV32I）的CPU设计,并对该CPU进行了Verilog代码设计、仿真和FPGA硬件验证,并最终进行了ASIC设计实现,论文工作在设计自主安全可控的通用处理器方面取得了一定的成果。
郭涛[7]（2021）在《基于ARM DS-5平台设计ThreadX嵌入式实时操作系统关键技术开发及应用》文中研究表明随着嵌入式系统技术的日益成熟,处理器的运算能力越来越强大,运算速度越来越快,人们对于嵌入式系统的应用也越来越多。但是在许多工业应用中,对于所使用工具的安全性和可靠性有极高的要求,一般的嵌入式操作系统,如Linux,安卓等还不能满足工业级别的安全要求,这就对既能够达到工业级安全认证要求,又可以快速运算的嵌入式系统产生了迫切的需求。本文所阐述的是一款同时拥有IEC 61508安全完整性三级认证（SIL 3）和共通准则第六级（EAL 4+）等高级认证的嵌入式实时操作系统ThreadX RTOS。它由Express Logic公司（现已被微软收购）开发,具有高性能,高可靠性的嵌入式实时操作系统。与其它实时操作系统不同,ThreadX具有通用性,使基于RISC（reduced instruction set computer 简化指令集计算机）和 DSP（DigitalSignal Processing数字信号处理）的小型微控制器的应用程序易于升级,现在已经被广泛应用于手机、智能手表、智能手环的基带,以及打印机、数码相机等设备中。i.MX 6Quad则是由恩智浦（NXP）公司研发的搭载了四个Cortex-A9内核的高性能四核处理器。Cortex-A9处理器是由ARM推出的一款,基于ARMv7架构的多核处理器,Cortex-A9多核处理器是第一次结合了 Cortex架构以及用于可以扩展性能的多处理能力的ARM架构处理器。ARM DS-5是我们选择用来开发Cortex-A9处理器的集成开发环境,它是由ARM官方推出的一款,基于Eclipse的调试器,它可以用来调试全部的ARM处理器,其中包括:较早的ARMv9、ARMv11等系列处理器,以及较新的Cortex-A7、Cortex-A9、Cortex-A15 等 Cortex-A 系列,以及 Cortex-R 系列和 Cortex-M 处理器。本文将详细介绍基于ARM DS-5开发平台设计ThreadX RTOS嵌入式实时操作系统关键技术的研究,详细介绍嵌入式操作系统移植技术,完成在i.MX 6Quad四核高性能处理器上的各项移植工作。
吴国文[8]（2021）在《UHF RFID通信数据记录分析与通信模拟方法研究》文中认为随着计算机与互联网快速发展,物联网在近些年有迅猛发展的势头,已经成长为一个新兴产业。其核心技术是RFID技术,在此领域中UHF型RFID得到广泛应用,具有能快速读写、远距离识别、大容量存储、轻而小、低功耗、批量读取及全球唯一性等优点,在智能生活行业中得到越来越广泛的应用,其工作场合的电磁环境参数也复杂多变。因此,研究设计具有通信数据记录分析与通信数据模拟功能的需求越来越大;为了更好的研究、调试、生产和应用UHF型RFID,就必须对其工作条件和工作过程进行深入的研究,尤其需要对UHF型RFID进行模拟研究,就必须研究按照UHF协议来记录和分析通信数据的方法和装置,且具有优良的抗噪声性能的数据记录与分析系统,具有十分重要的意义。本文通过研究RFID技术,采用ARM Cortex M3系列STM32F103CBT6单片机为系统主控芯片,设计了一款重量轻、体积小、功耗低的通信数据记录分析与模拟系统。系统由应用终端发射信号接收模块、RFID返回信号接收模块、RFID模拟信号发射模块、通信模块、存储模块和CPU控制模块组成;结合计算机、符合EPC Class-1 Generation-2协议的UHF型RFID电子标签与RFID应用终端,组建成完整的通信数据记录分析与通信模块系统。该系统能够对UHF型RFID电子标签与RFID应用终端之间的通信数据进行侦听,从而实时记录、存储数据。装置进入模拟模式,模拟UHF型RFID所能实现的功能;通过计算机软件进行数据分析、修改、编辑和下载,使之按照设定好的信息应答应用终端,模拟UHF型RFID工作;与现有的RFID检测系统相比,具有体积小、成本低、结构简单、安装方便、实时记录分析与模拟、优良的抗噪声等优势。论文首先概述RFID,介绍RFID的发展历程、国内外现状及未来趋势,继而提出了本论文的研究内容、思路和方法;在简要介绍RFID系统存在的安全问题以及解决方案之后提出了本论文的设计方案,重点分析通信侦听模拟装置硬件电路的原理及设计过程,设计通信数据侦听与模拟的流程及实现方法,通过实验测试数据验证通信侦听模拟装置的功能。
曲逸[9]（2021）在《车辆路径跟踪并行预测控制器设计及FPGA实现》文中研究表明近年来,伴随汽车行业的迅猛发展,对于智能车辆的研究与应用逐渐受到了广泛关注。作为智能车辆系统的关键环节,车辆的路径跟踪控制成为研究的重点。针对车辆路径跟踪控制系统存在非线性、强耦合、多约束、多变量等问题,本文基于车辆横纵向耦合动力学模型设计了非线性模型预测控制器以实现车辆横向与纵向的集成控制,从而提高了系统的控制性能。车辆非线性系统模型中含有非线性动态,因而需要在线迭代计算系统方程,在线计算负担大,实时性无法得到保证。为提高非线性模型预测控制的在线计算速度,本文从并行加速的角度,采用并行牛顿优化方法求解非线性模型预测控制问题,实现预测时域内待求变量的解耦独立,再利用FPGA的并行计算特性,通过循环展开、数组划分等优化设计实现求解算法的硬件加速。为验证所设计的非线性模型预测控制器的有效性与实时性,对基于横纵向动力学耦合的车辆路径跟踪控制进行了实时实验,取得了良好的控制效果。本文的主要工作包括:1.综合考虑车辆路径跟踪系统控制需求,设计非线性模型预测控制器并完成离线验证。首先,为了提高系统的控制精度,建立考虑横纵向耦合关系的非线性车辆动力学模型,并结合“魔术公式”轮胎模型完成对轮胎的动力学建模。然后依据控制要求设计车辆路径跟踪非线性模型预测控制器,并采用序列二次规划方法对控制器的非线性规划问题进行求解。最后在MATLAB环境中搭建“非线性模型预测控制器-车辆”闭环系统,完成车辆路径跟踪控制实验,在车辆换道与双移线两个工况下验证了本文设计的基于横纵向动力学耦合模型的控制器的有效性。2.为了提升车辆路径跟踪非线性模型预测控制器的在线计算性能,采用并行牛顿优化方法实现控制器的快速求解。首先对控制器模型进行后向欧拉离散化并转换为非线性规划问题,再由KKT条件转换为非线性等式方程组进行优化求解。然后分析等式方程中的待求变量在相邻预测时域间的耦合关系,通过对变量进行优化近似实现耦合方程的解耦独立,从而实现并行计算。最后在车辆换道工况下进行仿真实验,并与基于序列二次规划方法的实验结果进行了对比,验证了在车辆路径跟踪非线性模型预测控制器中基于并行牛顿优化方法求解的有效性及快速性。3.从实际应用的角度出发,针对车辆系统对控制器的小型化、低成本、实时性等需求,同时,为实现并行牛顿优化方法的硬件并行加速,提出了基于FPGA的硬件实现方案。首先将在MATLAB平台上m语言设计好的控制器转换为C/C++语言并进行定点数据结构设计及开环验证,再在SDSo C平台上将代码全部移植到开发板的ARM端完成板级验证。然后对控制算法进行硬件加速,分别将并行优化求解模块和整个非线性模型预测控制模块移植到FPGA中,验证了二者的加速倍数基本一致,对并行优化求解模块移植到FPGA的加速方案做进一步优化,为充分发挥求解方法的并行特性,进行循环展开优化设计实现解耦方程的并行独立计算,同时进行数组划分优化设计以增大数据访问带宽,经FPGA加速后实现了控制器的毫秒级计算。最后进行系统整体测试,验证了控制器的实时性。4.为了验证系统整体性能,进行车辆路径跟踪硬件在环实验。首先搭建硬件在环实验平台,采用Micro Auto Box运行14自由度车辆模型模拟实际车辆系统,选用Zynq（ARM+FPGA）开发板运行非线性模型预测控制器,二者之间通过以太网进行数据交互以实现闭环。然后在实时实验平台进行车辆路径跟踪控制实验,实验结果验证了所设计控制器的有效性及实时性。
杨国强[10]（2021）在《椭圆曲线及双线性对密码的快速实现算法与关键技术研究》文中提出随着云计算、大数据及网络等技术的快速发展,社会进入了信息化时代,各种信息系统成为人们日常生活的基础设施,人们的工作、学习、生活无不严重依赖于网络,信息安全日益成为焦点问题。密码学是信息安全的核心与支撑性技术,密码技术的应用对社会信息化的健康发展具有不可替代的作用。信息化时代,数据规模不断扩大,巨大用户数量、海量数据规模、高并发处理性能,都对密码运算的加解密速度、数字签名和验证速度等性能指标提出了更高的要求。只有更高性能的密码运算,才能最大限度的降低密码运算在业务系统中带来的性能损耗,从而避免密码技术成为信息化时代社会发展的瓶颈。本文重点研究椭圆曲线密码的优化实现算法及关键技术,分别提出了一种椭圆曲线标量乘以及双线性对密码的快速实现算法,并以此为基础实现了一款高性能密码芯片。最后针对移动互联网设计一种新型的椭圆曲线密码应用模式,便于椭圆曲线密码算法的应用与推广。主要成果如下:第一、椭圆曲线标量乘的优化算法及实现本文提出了一种新型的椭圆曲线标量乘优化实现算法,同时兼顾了面积和性能,在保证高性能的同时减少了资源的消耗。具体来说,根据椭圆曲线密码特殊素数的性质,设计了一款支持四级流水线的高速模乘器,完成一次模乘运算仅需要7个时钟周期,在不增加资源的情况下可以同时支持四次模乘运算;在模乘器的基础上设计了并行架构,通过分析相关性等操作设计了一种并行的点加和倍点算法,完成了点加和倍点运算的高速实现;基于前面的工作,采用了改进的滑动窗口的方法,实现了椭圆曲线的标量乘运算,在提升标量乘性能的同时,可以有效的抵御侧信道攻击。为了验证本文提出的优化算法,在Xilinx公司的Kintex-7 FPGA平台上进行了实验。在该平台上,完成一次标量乘法共使用22938个LUTs,需要13652个周期,运行时间大概为0.15ms,吞吐量可达2.31Mbps。实验结果表明,本文提出的优化算法是真实有效的,而且优于其他同类型的优化算法。第二、基于双线性对密码的优化算法及实现本文针对基于双线性对的数字签名体制提出了一种快速的优化实现算法,可以大幅度提升数字签名算法的性能。具体来说,本文先利用Miller算法计算出双线性对;在此基础上,通过预计算和动态存储的机制,设计出一种快速的双线性对模幂算法,来达到加速数字签名的目的。为了验证本文提出的优化算法,在Xilinx公司的Kintex-7FPGA平台上进行了实验。在该平台上,完成模幂运算共使用了 55818个查找表（LUT）,同时使用了 83.5个块RAM（Block RAM）以及64个DSP乘法器。完成一次数字签名的运行时间为2.46ms。实验结果表明,优化算法的性能大概是传统算法的2.3倍,而代价为增加了少量的存储空间能。第三、分布式协同签名算法的设计与系统实现本文基于椭圆曲线密码体制的数字签名标准,依托于密钥分割、签名代理的技术,设计开发出一种新型的分布式协同签名算法。该算法具有以下优点:签名私钥不会以明文的形式出现在任何过程中,保证绝对的安全;分布式协同签名要求双方必须同时进行签名,任何一方不能单独完成签名,安全性进一步提升;协议简单方便,只需要两次交互就能完成完整的签名,实现简单方便。本文以分布式协同签名算法为理论基础,设计出一种适用于移动终端（手机）的手机盾签名验证系统。该系统可以在保证应用便利的情况下,不降低签名私钥的安全性,便于椭圆曲线密码算法在移动互联网的推广与应用。第四、密码安全芯片的实现与验证为了便于密码算法的推广与使用,本文设计并实现了一款适用于云计算、大数据等环境的高性能密码安全芯片。该芯片主要对外提供高性能密码算法,而芯片中的密码算法模块是基于本文提出的密码快速实现算法来实现的。在芯片的设计实现过程中,先对密码算法进行FGPA仿真和实际验证,验证成功后集成到芯片的总体设计中。芯片的生产阶段,选择的代工厂为中芯国际,制造工艺为55nm CMOS工艺。目前芯片已经小批量试制成功,采用BGA324封装,工作频率为400MHz,正常运行时,芯片的电流约为2-2.5A。最终实测SM2数字签名算法性能可以达到40万次每秒,SM9签名算法性能可以达到1 000次每秒,性能均达到国际国内领先水平,满足云计算、大数据等高性能场景的应用需求。
二、RISC+DSP=Hyperstone技术及其应用（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、RISC+DSP=Hyperstone技术及其应用（论文提纲范文）
（1）嵌入式系统图书出版的回顾与展望（论文提纲范文）
| 一、什么是嵌入式系统 |
| 二、嵌入式系统的诞生开启了国内科技图书出版的一个新领域 |
| 三、嵌入式系统图书出版的“单片机”时代 |
| 四、单片机图书出版进入“嵌入式系统”时代 |
| （一）嵌入式系统的蓬勃发展带动单片机图书出版迈向新台阶 |
| （二）嵌入式操作系统相关图书应运而生 |
| （三）高校嵌入式系统教学的改革带动相关教材纷纷面世 |
| （四）So PC设计相关图书成为嵌入式系统图书出版的一个走向 |
| （五）物联网的发展带动嵌入式系统相关图书成为科技图书出版热点之一 |
| （七）各种大学生电子竞赛、IT公司大学计划的开展推动了嵌入式系统图书的出版 |
| 五、国内嵌入式系统图书出版现状 |
| 六、国内嵌入式系统图书出版未来走向探讨 |
（4）基于RISC-V处理器的卷积加速SoC系统设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.2.1 RISC-V处理器研究现状 |
| 1.2.2 加速器研究现状 |
| 1.3 研究内容与章节安排 |
| 第2章 相关技术基础 |
| 2.1 指令集架构 |
| 2.1.1 x86 指令集架构 |
| 2.1.2 ARM指令集架构 |
| 2.1.3 RISC-V指令集架构 |
| 2.2 总线协议与架构 |
| 2.2.1 Core Connect总线 |
| 2.2.2 AMBA总线 |
| 2.2.3 Wishbone总线 |
| 2.3 本章小结 |
| 第3章 SoC系统软硬件设计与验证 |
| 3.1 SoC系统整体框架设计 |
| 3.2 系统总线架构优化 |
| 3.3 RISC-V处理器对比与调试 |
| 3.3.1 RISC-V处理器研究 |
| 3.3.2 Ibex、CV32E40P以及CVA6 处理器的资源消耗比较 |
| 3.3.3 Ibex、CV32E40P以及CVA6 处理器的功耗比较 |
| 3.3.4 Ibex、CV32E40P以及CVA6 处理器的性能比较 |
| 3.4 基于RISC-V处理器的多核系统搭建 |
| 3.5 多核系统配套测试程序编写与验证 |
| 3.5.1 多核单任务系统验证 |
| 3.5.2 多核多任务系统验证 |
| 3.5.3 FPGA原型验证 |
| 3.6 本章小结 |
| 第4章 卷积加速器的硬件实现 |
| 4.1 卷积加速器整体框架设计 |
| 4.1.1 卷积神经网络卷积层分析 |
| 4.1.2 卷积层模块化流水线设计 |
| 4.2 卷积计算单元设计 |
| 4.2.1 乘法单元性能比较 |
| 4.2.2 移位相加乘法器性能优化 |
| 4.3 仿真验证与性能分析 |
| 4.3.1 功能性仿真验证 |
| 4.3.2 性能分析 |
| 4.4 本章小结 |
| 总结与展望 |
| 参考文献 |
| 攻读学位期间发表论文与研究成果清单 |
| 致谢 |
（5）RISC-V及后编译技术研究与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 RISC-V处理器研究现状 |
| 1.2.2 卷积神经网络加速研究现状 |
| 1.3 论文研究目标及内容 |
| 1.4 论文结构安排 |
| 第二章 RISC-V指令集架构的研究 |
| 2.1 RISC-V指令集架构分析 |
| 2.1.1 精简的设计哲学 |
| 2.1.2 灵活的设计思路 |
| 2.1.3 简化的硬件设计 |
| 2.1.4 总结与比较 |
| 2.2 本章小结 |
| 第三章 RISC-V处理器研究 |
| 3.1 Rocket-chip简介 |
| 3.2 Rocket研究 |
| 3.2.1 Rocket简介 |
| 3.2.2 RoCC解析 |
| 3.3 本章小结 |
| 第四章 卷积神经网络加速器研究与实现 |
| 4.1 卷积神经网络模型分析 |
| 4.1.1 卷积层分析 |
| 4.1.2 激活层分析 |
| 4.1.3 池化层分析 |
| 4.2 卷积神经网络加速方法分析 |
| 4.2.1 加法树 |
| 4.2.2 GEMM优化方法 |
| 4.3 加速器设计 |
| 4.3.1 自定义加速器分析 |
| 4.3.2 硬件设计 |
| 4.3.3 指令设计与软件工具链 |
| 4.4 本章小结 |
| 第五章 RISC-V的LLVM编译器后端移植研究 |
| 5.1 LLVM编译器研究 |
| 5.1.1 LLVM IR介绍 |
| 5.1.2 LLVM后端研究 |
| 5.2 LLVM的RISC-V卷积神经网络加速器后端移植研究与实现 |
| 5.2.1 RISC-V卷积神经网络加速器的LLVM后端实现 |
| 5.2.2 卷积神经网络加速库实现 |
| 5.3 本章小结 |
| 第六章 实验与分析 |
| 6.1 QEMU模拟运行 |
| 6.2 Rocket和Boom性能对比 |
| 6.3 FPGA实验对比 |
| 6.3.1 测试平台介绍 |
| 6.3.2 测试模型介绍 |
| 6.3.3 实验结果及分析 |
| 第七章 总结与展望 |
| 7.1 本文工作 |
| 7.2 创新点 |
| 7.3 下一步工作 |
| 参考文献 |
| 致谢 |
| 攻读学位期间取得的研究成果 |
（6）基于RISC-VISA（RV32I）的CPU芯片设计（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 序言 |
| 1 引言 |
| 1.1 研究背景 |
| 1.2 国内外研究现状 |
| 1.3 本论文主要研究内容及章节安排 |
| 2 CPU系统结构及指令集架构 |
| 2.1 CPU概述 |
| 2.1.1 CPU系统结构 |
| 2.1.2 流水线的设计 |
| 2.1.3 转移预测 |
| 2.2 常见指令集架构概述 |
| 2.2.1 x86架构 |
| 2.2.2 MIPS架构 |
| 2.2.3 ARM架构 |
| 2.2.4 RISC-V架构 |
| 2.3 本章小结 |
| 3 RISC-V CPU的代码设计与验证 |
| 3.1 RISC-V指令集具体结构及特性 |
| 3.2 CPU体系结构规划 |
| 3.2.1 系统电路结构 |
| 3.2.2 系统工作原理 |
| 3.3 子模块代码设计与验证 |
| 3.3.1 ALU模块代码设计与验证 |
| 3.3.2 decoder模块代码设计与验证 |
| 3.3.3 EXE模块代码设计与验证 |
| 3.3.4 UART模块代码设计与验证 |
| 3.4 指令集功能验证 |
| 3.4.1 各指令功能的modelsim仿真 |
| 3.4.2 硬件验证 |
| 3.5 本章小结 |
| 4 RISC-V架构CPU芯片的ASIC实现 |
| 4.1 数字ASIC设计流程简介 |
| 4.2 RISC-V CPU电路逻辑综合 |
| 4.2.1 逻辑综合(DC) |
| 4.2.2 综合结果分析 |
| 4.3 RISC-V CPU电路Pre_STA检查 |
| 4.4 RISC-V CPU电路形式验证(Formality) |
| 4.5 RISC-V CPU电路自动布局布线(P&R) |
| 4.5.1 读入设计(Design Import) |
| 4.5.2 布局规化(Foorplan) |
| 4.5.3 放置基本单元(Stand Cell) |
| 4.5.4 插入时钟树(Clock Tree) |
| 4.5.5 布局布线(Route) |
| 4.5.6 Verify以及导出文件(GDSII) |
| 4.6 RISC-V CPU电路Post_STA检查 |
| 4.7 RISC-V CPU电路的物理验证(DRC与LVS) |
| 4.8 本章总结 |
| 5 结论 |
| 参考文献 |
| 作者简历及攻读硕士学位期间取得的研究成果 |
| 学位论文数据集 |
（7）基于ARM DS-5平台设计ThreadX嵌入式实时操作系统关键技术开发及应用（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 研究背景与意义 |
| 1.1.1 为什么要使用嵌入式操作系统 |
| 1.1.2 操作系统移植的目的与必要性 |
| 1.2 嵌入式实时操作系统国内外研究现状与发展趋势 |
| 1.2.1 ThreadX RTOS研究现状 |
| 1.2.2 i.MX处理器研究现状 |
| 1.3 嵌入式操作系统移植的主流技术 |
| 1.3.1 Linux移植 |
| 1.3.2 BootLoad选择及对比 |
| 1.3.3 移植方案分析 |
| 1.4 主要研究内容 |
| 1.5 论文章节安排 |
| 1.6 本章小结 |
| 第2章 开发环境 |
| 2.1 开发平台 |
| 2.2 硬件环境 |
| 2.2.1 i.MX 6Quad处理器 |
| 2.2.2 JLink调试器 |
| 2.3 软件环境 |
| 2.3.1 ThreadX RTOS代码 |
| 2.3.2 固件库代码 |
| 2.4 本章小结 |
| 第3章 移植方案 |
| 3.1 移植方案综述 |
| 3.2 ThreadX RTOS内核移植 |
| 3.2.1 i.MX6Q开发板启动流程 |
| 3.2.2 ThreadX RTOS内核移植方案设计 |
| 3.3 固件库移植 |
| 3.3.1 SDK中的文档 |
| 3.3.2 裁剪固件库 |
| 3.3.3 C语言部分移植 |
| 3.3.4 汇编部分移植 |
| 3.4 GUIX移植 |
| 3.4.1 使用guix_medical例程 |
| 3.4.2 使用GUIX Studio更改配置 |
| 3.4.3 添加入ThreadX RTOS工程 |
| 3.5 本章小结 |
| 第4章 ThreadX RTOS内核移植实现 |
| 4.1 ThreadX RTOS产品介绍 |
| 4.2 ThreadX RTOS工作机制 |
| 4.2.1 初始化 |
| 4.2.2 线程执行 |
| 4.2.3 中断服务例程 |
| 4.2.4 程序定时器 |
| 4.3 软件部分 |
| 4.3.1 源代码 |
| 4.3.2 工程属性 |
| 4.4 硬件部分 |
| 4.5 本章小结 |
| 第5章 固件库移植实现 |
| 5.1 固件库综述 |
| 5.1.1 什么是固件库 |
| 5.1.2 固件库的优点 |
| 5.2 固件库裁剪 |
| 5.2.1 固件库分析 |
| 5.2.2 固件库裁剪 |
| 5.3 C语言代码移植 |
| 5.3.1 头文件 |
| 5.3.2 armcc兼容GNU C |
| 5.3.3 修改宏 |
| 5.3.4 设置mmu table |
| 5.4 汇编代码移植 |
| 5.4.1 ARM汇编语法 |
| 5.4.2 GNU汇编语法 |
| 5.4.3 移植实现 |
| 5.5 本章小结 |
| 第6章 GUIX移植实现 |
| 6.1 GUIX产品介绍 |
| 6.1.1 GUIX的特性 |
| 6.1.2 GUIX的优点 |
| 6.1.3 GUIX开发工具 |
| 6.1.4 GUIX源代码 |
| 6.2 GUIX Studio的配置 |
| 6.3 GUIX例程移植 |
| 6.3.1 库文件 |
| 6.3.2 头文件 |
| 6.3.3 中断服务 |
| 6.4 本章小结 |
| 第7章 驱动编写 |
| 7.1 I2C通信总线驱动 |
| 7.1.1 设备信息及固件库代码分析 |
| 7.1.2 代码实现 |
| 7.2 IPU显示模块驱动 |
| 7.2.1 设备信息及固件库代码分析 |
| 7.2.2 代码实现 |
| 7.3 GT911触屏模块驱动 |
| 7.3.1 硬件分析 |
| 7.3.2 代码实现 |
| 7.3.3 GT911中断配置 |
| 7.4 本章小结 |
| 第8章 调试及分析 |
| 8.1 FVP平台调试 |
| 8.1.1 scatterload问题 |
| 8.1.2 应用层GUIX中的问题 |
| 8.2 实机运行 |
| 8.2.1 运行画面 |
| 8.2.2 监控画面 |
| 8.3 本章小结 |
| 第9章 总结与展望 |
| 9.1 工作总结 |
| 9.2 工作展望 |
| 参考文献 |
| 附录 |
| 附录A cortexA9.s汇编代码 |
| 附录B I2C驱动代码 |
| 1 bsp_imx6_i2c.h |
| 2 bsp_imx6_i2c.c |
| 附录C IPU驱动代码 |
| 1 bsp_imx6_ipu.h |
| 2 bsp_imx6_ipu.c |
| 附录D触屏模块驱动关键代码 |
| 1 bsp_imx6_touch.h |
| 2 bsp_imx6_touch.c |
| 附录E中断控制器驱动代码 |
| 1 bsp_imx6_touch_eim_int.h |
| 2 bsp_imx6_touch_eim_int.c |
| 致谢 |
（8）UHF RFID通信数据记录分析与通信模拟方法研究（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 课题研究背景与提出 |
| 1.2 国内外UHF RFID测试研究工作现状 |
| 1.2.1 国外UHF RFID测试研究工作现状 |
| 1.2.2 国内UHF RFID测试研究工作现状 |
| 1.3 UHF RFID测试技术的发展趋势 |
| 1.4 本论文研究的内容 |
| 1.4.1 研究思路 |
| 1.4.2 研究方法 |
| 1.4.3 本文结构及章节安排 |
| 2 RFID系统的安全问题及解决方案 |
| 2.1 RFID系统的安全问题 |
| 2.2 RFID系统安全的解决方案 |
| 2.3 RFID系统检测方法 |
| 2.4 本章小结 |
| 3 通信数据记录分析系统的设计方案 |
| 3.1 通信记录分析系统的组成 |
| 3.2 无源UHF-RFID通信协议 |
| 3.3 通信记录分析系统硬件电路设计方案 |
| 3.3.1 通信记录分析系统的性能要求 |
| 3.3.2 通信侦听模拟装置硬件电路结构 |
| 3.4 通信记录分析系统软件设计方案 |
| 4 通信数据记录分析与通信模拟系统硬件设计与实现 |
| 4.1 通信侦听模拟装置电路设计 |
| 4.1.1 CPU控制模块电路设计 |
| 4.1.2 通信模块电路设计 |
| 4.1.3 电源模块电路设计 |
| 4.1.4 存储模块电路设计 |
| 4.1.5 应用终端发射信号接收模块电路设计 |
| 4.1.6 RFID返回信号接收模块电路设计 |
| 4.1.7 RFID模拟信号发射模块电路设计 |
| 4.2 PCB设计 |
| 4.2.1 PCB板材料的选取 |
| 4.2.2 PCB板层结构的设计 |
| 4.2.3 元件布局及走线规则 |
| 4.2.4 PCB图与PCB板焊接实物 |
| 4.3 本章小结 |
| 5 通信数据记录分析系统数据的处理与实现 |
| 5.1 通信侦听模拟装置记录模式的工作原理 |
| 5.2 通信侦听模拟装置模拟模式的工作原理 |
| 5.3 计算机数据处理软件的工作原理 |
| 5.4 UHF型 RFID通信原理 |
| 5.4.1 阅读器到电子标签链路的通信方式 |
| 5.4.2 标签到阅读器链路的通信方式 |
| 5.4.3 UHF RFID对标签的识别过程 |
| 5.5 通信数据的记录与模拟 |
| 6 总结与展望 |
| 6.1 论文工作总结 |
| 6.2 未来展望 |
| 参考文献 |
| 插图和附表清单 |
| 致谢 |
| 学位论文数据集表 |
（9）车辆路径跟踪并行预测控制器设计及FPGA实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题背景 |
| 1.2 非线性模型预测控制研究现状 |
| 1.3 FPGA技术发展及应用现状 |
| 1.4 智能车辆路径跟踪控制研究现状 |
| 1.5 本文的主要研究内容 |
| 第2章 车辆路径跟踪非线性预测控制器设计 |
| 2.1 控制系统概述 |
| 2.2 车辆横纵向动力学耦合模型 |
| 2.2.1 三自由度车辆动力学模型 |
| 2.2.2 轮胎模型 |
| 2.3 非线性模型预测控制器设计 |
| 2.4 实验结果及分析 |
| 2.5 本章小结 |
| 第3章 非线性预测控制并行优化求解方法 |
| 3.1 并行优化求解方案分析 |
| 3.2 问题描述 |
| 3.2.1 后向欧拉离散 |
| 3.2.2 非线性规划问题描述 |
| 3.3 非线性规划问题转换 |
| 3.3.1 优化问题的KKT条件 |
| 3.3.2 牛顿优化求解 |
| 3.4 并行结构优化计算 |
| 3.4.1 方程的解耦并行计算 |
| 3.4.2 并行计算的前后校正 |
| 3.4.3 并行牛顿优化方法结构分析 |
| 3.5 实验结果及分析 |
| 3.5.1 离线仿真实验 |
| 3.5.2 计算性能分析 |
| 3.6 本章小结 |
| 第4章 非线性预测控制器FPGA硬件加速实现 |
| 4.1 控制器的FPGA实现方案 |
| 4.2 控制算法的C/C++代码化设计 |
| 4.2.1 定点数据设计及验证 |
| 4.2.2 ARM板级验证 |
| 4.3 控制算法的硬件加速设计 |
| 4.3.1 并行牛顿优化算法加速 |
| 4.3.2 求解算法全加速 |
| 4.3.3 并行结构设计 |
| 4.4 系统整体测试 |
| 4.5 本章小结 |
| 第5章 硬件在环实验验证 |
| 5.1 实时实验平台搭建 |
| 5.2 实时实验及结果分析 |
| 5.3 本章小结 |
| 第6章 全文总结与展望 |
| 参考文献 |
| 攻读硕士学位期间的研究成果 |
| 致谢 |
（10）椭圆曲线及双线性对密码的快速实现算法与关键技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 椭圆曲线密码体制优化设计与实现研究现状 |
| 1.2.1 椭圆曲线标量乘的快速实现研究现状 |
| 1.2.2 双线性对密码体制研究现状 |
| 1.2.3 椭圆曲线密码的标准化 |
| 1.3 本文工作 |
| 1.4 本文结构 |
| 第二章 预备知识 |
| 2.1 有限域 |
| 2.1.1 有限域基础 |
| 2.1.2 素域F_p |
| 2.2 有限域上的椭圆曲线 |
| 2.3 椭圆曲线上的标量乘运算 |
| 2.4 椭圆曲线上双线性对的计算 |
| 2.4.1 概述 |
| 2.4.2 Weil对的计算 |
| 2.4.3 Tate对的计算 |
| 2.4.4 Ate对的计算 |
| 2.4.5 R-ate对的计算 |
| 第三章 椭圆曲线标量乘的优化算法与实现 |
| 3.1 引言 |
| 3.1.1 研究背景及相关工作 |
| 3.1.2 本章工作 |
| 3.2 椭圆曲线实现的总体架构 |
| 3.3 椭圆曲线的快速算法与实现 |
| 3.3.1 模乘器的快速实现 |
| 3.3.2 射影坐标系表示 |
| 3.3.3 倍点和点加的优化实现 |
| 3.3.4 椭圆曲线标量算法的优化实现 |
| 3.4 实验结果与比较 |
| 3.4.1 实验结果 |
| 3.4.2 工作对比 |
| 3.5 本章小结 |
| 第四章 双线性对密码的优化算法与实现 |
| 4.1 引言 |
| 4.1.1 研究背景及相关工作 |
| 4.1.2 本章工作 |
| 4.2 SM9算法总体架构 |
| 4.2.1 SM9算法实现架构 |
| 4.2.2 Miller算法 |
| 4.3 新的签名算法与实现 |
| 4.3.1 简介 |
| 4.3.2 一种基于固定基的快速模幂算法 |
| 4.3.3 新的快速签名算法 |
| 4.4 实验结果与比较 |
| 4.5 本章小结 |
| 第五章 分布式协同签名算法的设计与系统实现 |
| 5.1 分布式协同数字签名 |
| 5.1.1 注册阶段 |
| 5.1.2 分布式协同签名 |
| 5.1.3 算法正确性验证 |
| 5.2 手机盾签名认证系统 |
| 5.2.1 系统总体架构 |
| 5.2.2 工作流程 |
| 5.3 本章小结 |
| 第六章 密码芯片实现与验证 |
| 6.1 引言 |
| 6.2 芯片的总体架构 |
| 6.3 芯片验证结果 |
| 6.4 本章小结 |
| 第七章 总结与展望 |
| 7.1 本文工作总结 |
| 7.2 未来工作展望 |
| 参考文献 |
| 致谢 |
| 攻读学位期间发表的论文目录 |
| 攻读学位期间参与科研项目情况 |
| 学位论文评阅及答辩情况表 |
四、RISC+DSP=Hyperstone技术及其应用（论文参考文献）
- [1]嵌入式系统图书出版的回顾与展望[J]. 马广云. 传媒论坛, 2022(01)
- [2]支持DSP指令扩展的RISC-V处理器设计与实现[D]. 姜泽坤. 重庆邮电大学, 2021
- [3]基于TL-5728的水声定位解算平台的设计与实现[D]. 陈忠文. 哈尔滨工程大学, 2021
- [4]基于RISC-V处理器的卷积加速SoC系统设计[D]. 季永辉. 山东工商学院, 2021(12)
- [5]RISC-V及后编译技术研究与实现[D]. 何杨阳. 北京邮电大学, 2021(01)
- [6]基于RISC-VISA（RV32I）的CPU芯片设计[D]. 江莹. 北京交通大学, 2021
- [7]基于ARM DS-5平台设计ThreadX嵌入式实时操作系统关键技术开发及应用[D]. 郭涛. 华北电力大学(北京), 2021(01)
- [8]UHF RFID通信数据记录分析与通信模拟方法研究[D]. 吴国文. 广东技术师范大学, 2021(11)
- [9]车辆路径跟踪并行预测控制器设计及FPGA实现[D]. 曲逸. 吉林大学, 2021
- [10]椭圆曲线及双线性对密码的快速实现算法与关键技术研究[D]. 杨国强. 山东大学, 2021(10)