一、TMS320C80与存储器接口分析（论文文献综述）
吴婧[1]（2021）在《基于多核DSP的XX星座载荷处理软件系统研究》文中进行了进一步梳理随着微小卫星技术的不断发展,其成本低、轻量化、发射灵活等优势使其在军事、商业和科研领域均得到了广泛应用。载荷设备研制技术的提升使得星上数据量逐渐增长,例如卫星中应用了越来越多的高分辨率成像设备,使得星上图像数据量迅速增加。海量的数据对星上电子系统的数据处理和通信能力提出了更高的要求,传统的数据透传方案已经无法应对。因此在微小卫星星上资源有限的情况下,需要研制一个高性能星上载荷数据处理软件系统,同时由于星上软件具备严格的可靠性要求,本文采用裸机底层搭建系统的方式而不使用商用操作系统。本文基于某型号微小卫星星座载荷处理系统的项目研制需求,系统核心CPU采用TMS320C66x型号八核DSP,研究了一种无操作系统支撑的多核并行运算软件系统。首先对软件系统功能进行了划分,给出了针对八核DSP软件系统设计方案,针对方案中的多核并行运算架构,本文比较了目前使用较为广泛的主从模型和数据流模型,由于数据流模型对算法的可分割性要求较高,较难达到各核的均衡化。本文基于主从模型的思想,提出了一种针对并行运算从核的数据分割方法,实现了一种较为通用的多核并行运算架构。其次,为了完成本文系统架构中多核间的协同和通信功能,本文研究了IPC中断、共享存储查询、SYS/BIOS提供的核间通信模块等多种实现方式,前两者无需操作系统支撑,但功能不完善且对应用层开发者要求较高,后者则需要操作系统支撑。因此本文设计了一种基于消息队列的核间通信方式,结合数据包共享地址信息和队列的数据结构,实现了可变长度数据的核间传输,并为应用层开发者提供了相应的API,减少开发难度的同时还可以提高存储空间的利用率。同时,本文还对多核软件系统实现过程中的关键问题进行了研究,针对多核程序的烧写和引导过程,本文通过批处理的方式实现了多个编译程序文件的一键融合,通过主核二次引导的方式实现了多核的启动,也为多核DSP程序的在轨更新提供了可行方案。针对多核访存存在的冲突问题,本文提出了一种基于硬件信号量的访存冲突保护机制。最后基于图像处理算法应用对多核并行运算系统进行了整体运行测试,提出了基于DSP的程序优化策略,并对比了优化前后以及多核的运行耗时数据,验证了本文所研究的载荷处理多核并行软件系统能够满足系统对图像处理算法的运行需求,验证了各模块设计的有效性,使得载荷处理系统满足海量数据计算、并行减少耗时的需求,为后续更多星上数据的快速处理提供了实现思路。
牛雅晨[2]（2020）在《传感器动态补偿滤波器设计及DSP实现》文中研究表明伴随着信息技术的蓬勃发展,物联网技术在物流、交通、医疗和农业等各个领域得到了广泛的应用,越来越多的测试任务要求以网络为测试平台,实现将高精度、高速度、多样性、灵活性相结合的智能感知。物联网采集信息主要依赖感知层的传感器网络来完成,传感器节点获取的数据质量会直接影响到传感器网络的感知精度。然而,由于传感器制作工艺及技术水平的局限性,许多传感器的动态特性不够理想,在实际应用时存在动态响应速度慢、动态误差大等问题,因此传统型传感器亟待转型。本课题从补偿传感器的动态特性出发,重点研究了融入群智能算法的动态补偿器设计方法,为了保证动态补偿的实时性,本文还对传感器动态补偿滤波器的DSP实现方式展开了研究。首先,本文在对传感器的动态特性进行分析的基础上,明确了动态误差的来源是传感器的工作频带有限。其次,为了补偿传感器的动态特性,详细阐述了动态补偿原理以及利用粒子群优化算法设计动态补偿器的具体方法,该设计方法源于系统逆建模思想,无需知道传感器的动态模型,从而避免了动态建模误差对补偿结果的影响。最后,利用Simulink工具箱搭建多个典型的控制系统模型来模拟传感器的动态特性,在MATLAB平台通过算法仿真实验证明此方法在改善传感器动态特性方面确实具有可行性。为了实现对传感器动态误差的实时补偿,本文选用数据处理能力优良的数字信号处理器设计传感器实时动态补偿系统。利用二阶有源模拟低通滤波电路模拟传感器模型,选用高性能数字信号处理器TMS320C6713作为控制和处理核心,设计了多通道实时数据采集系统,并在该系统的基础上研究了传感器动态补偿滤波器的DSP实现。
赵校朋[3]（2020）在《基于DSP与FPGA的传声器阵列采集系统研究与设计》文中研究指明传声器阵列采集系统是声成像的基础,是噪声控制、故障诊断、低噪声设备研制等领域中的一个重要应用。受中国科学院声学研究所委托要求,本文研究设计了一款基于DSP与FPGA的传声器阵列采集系统。本文首先对传声器阵列采集技术进行了分析与研究,分析对比了几种重要的成像算法,对其应用场合、优缺点进行对比分析,最终采用了波束形成算法作为本设计的核心算法,并进行了相应的仿真分析。针对委托方提出的具体需求进行分析,采用低噪声MEMS麦克风传感器组成阵列,对外界声音信号进行采集;采用高精度ADC芯片ADI7768对64路音频信号进行同步采样与转换;采用低成本、高速FPGA芯片EP4CE10F17C7N设计相应的数据接口对转换后的大量数据进行接收与缓存;采用高性能、低功耗DSP芯片TMS320C6678对采集到的数据进行读取与成像处理;采用快速以太网PHY控制器88E1111实现数据的实时上传,以保证大流量数据的无阻塞传输。根据设计要求对硬件系统进行分析,并完成主要器件选型。根据分析以及选型结果进行了硬件系统的设计,包括原理图以及PCB图的绘制。并根据所绘制原理图,进行了程序部分的设计。本文对常见的波束形成算法进行了 MATLAB仿真,分析它们的优缺点,并选择LCMV算法进行改进。本文还分析了 FIR数字滤波器和按时间抽选的基2 FFT快速傅里叶变换,并进行了 MATLAB仿真,以验证其性能。通过MATLAB仿真证明,数字滤波器、快速傅里叶变换以及波束形成算法性能均满足设计要求。
王营芳[4]（2020）在《调频连续波雷达射频前端与基带板的研究》文中研究指明调频连续波雷达凭借其测量距离远、测量精度高、抗干扰能力强、使用灵活等特点,早期广泛的应用在军事领域。后来随着集成电路的快速发展,雷达的制造成本得以迅速降低,调频连续波雷达开始广泛应用于汽车防撞、机场跑道异物检测、小型民用无人机探测等民用行业。本文以调频连续波雷达探测小型民用无人机为背景,分别研究和设计了一款基带信号处理板与一款调频连续波雷达射频前端电路板。（1）采用DSP+FPGA构架,研究和设计了一款运算能力强、传输数据快的基带信号处理板。DSP芯片TMS320C6678运行速度高、运算能力强,可用于复杂函数的运算;FPGA芯片XC7K325TFFG900输入输出接口多、可编辑资源丰富,可用于逻辑控制、时序控制、数据传输以及预处理算法的实现。为DSP和FPGA分别配备4片和2片DDR3存储器芯片,从而分别提供4GB和2GB的存储空间。使用SRIO接口作为DSP与FPGA之间的数据快速传输接口,其数据传输速率最高可以达到20Gbps。对基带信号处理板的供电需求和上电时序要求进行分析,设计了电源电路。对基带信号处理板的时钟信号需求进行分析,设计了时钟电路。最后,完成了基带信号处理板的原理图和PCB版图的设计,并完成了实物的加工。该基带信号处理板具有高性能的运算能力和快速的数据传输能力,可以满足系统要求。（2）研究和设计了一款相位噪声低、输出功率高、探测距离远的调频连续波雷达射频前端电路板。该射频前端电路板主要包括发射机和接收机。选用锁相环作为发射机的频率源,并对其工作原理、噪声以及链路增益进行详细分析;选用零中频方案作为接收机的设计方案,并对接收机电路进行详细分析。本文设计了一款调频连续波雷达射频前端电路板,并将其发射机在ADIsim PLL软件中进行设计与仿真,由仿真结果可知,其环路带宽为264k Hz,相位裕度为45.75?,相位噪声为-85d Bc/Hz@10KHz,并且可以产生扫频带宽为50MHz、扫频时间为200us的锯齿波形调频连续波信号。对该射频前端电路板进行加工与测试,测试结果表明,该射频前端电路板可以产生所需要的锯齿波形调频连续波信号,然而,输出功率较低,仅为-0.29d Bm。为了提高射频前端电路板的输出信号功率,增加了功率放大方案,并设计了上电时序控制电路。最后,将最终射频前端电路板进行加工和测试,测试结果表明,该射频前端电路板的输出功率可以达到31.55d Bm,满足设计的各项指标。本次设计的基带信号处理板不仅可以用于探测小型民用无人机的调频连续波雷达,还可以用于车载雷达、手势识别、图像处理等应用中,具有很强的通用性。同样,本次设计的射频前端电路板不仅可以用于探测小型民用无人机,还为液位测量、自动驾驶、机场跑道异物检测提供了实现方案。
关瑞云[5]（2020）在《基于DSP的大气数据解算装置的设计与实现》文中研究指明对飞行器飞行过程中大气参数的准确采集及高速处理是保证飞行器正常飞行的关键因素。随着飞行控制系统对飞行器空中姿态的控制越来越严格,大气数据参数实时采集处理的要求不断提高,本文介绍并设计实现了一种基于DSP的大气数据解算装置,通过嵌入在飞行器表面的压力传感器、温度传感器等直观获取压力、温度等大气参数,解算装置通过RS422接收传感器数据,根据模型算法解算后通过1553B总线向控制组合输出解算后来流马赫数、来流静压、来流攻角、来流侧滑角、高度等大气参数,飞行控制系统通过这些数据可实时把握飞行器飞行状态,从而对其空中姿态进行调整变化。本文调研了目前国内外大气数据解算装置的发展现状,利用DSP强大的外部接口功能及数字信号处理能力,结合RS422全双工工作方式和1553B总线的集中控制、分布处理、实时可靠等特点,主要从以下几个方面阐述了对数据解算装置的设计与实现。首先对数据解算装置各功能模块的硬件电路及底层驱动程序进行了分析设计,主要有:DSP的最小系统设计,搭建基本操作环境;设计SDRAM和FLASH与EMIF的接口电路及底层驱动,外扩DSP数据及程序存储空间,完成用户程序的自举引导,实现程序在线烧写;设计RS422和1553B的数据通信接口电路及相应驱动程序;设计A/D转换电路,对其工作时序进行分析。其次对解算装置内部逻辑进行了设计:介绍了串口及1553B中断的实现过程;开发关键电压采集程序,对电压进行实时监测;设计RS422数据通信逻辑,保证解算装置与传感器系统可靠地进行实时数据传输;叙述了解算装置作为远程终端RT的工作流程,详细分析了EMIF与LHB155304读写时序匹配中出现的问题及处理方法;开发相应算法程序,实现攻角、侧滑角、动压和静压等大气数据参数的解算。最后,搭建测试平台对各功能模块及整体性能进行了测试。经测试,解算装置各模块工作正常,上电可实现FLASH自举引导,能对电压进行实时监测,并且能通过RS422正确接收传感器数据,完成数据解算后通过1553B总线实时上传控制及遥测数据。
李意弦[6]（2020）在《基于C66x的HEVC视频编码优化技术研究》文中进行了进一步梳理随着视频技术的发展与应用,人们对视频图像的质量与分辨率的要求越来越高,但是主流视频编码如H.264等的压缩性能难以满足人们的需求。高效视频编码HEVC（High Efficient Video Coding）是由ITU-T VCEG继H.264之后制定的新一带编码标准,HEVC继承了H.264的编码框架,增加了多项新技术。在相同图像质量条件下,HEVC码流大小仅为H.264的一半。但是HEVC在新技术引入的同时,算法复杂度急剧增长,编码效率难以满足实际工程应用。嵌入式DSP芯片作为专门的数字信号处理芯片,其在数字信号处理方面具有强大的优势。本文主要研究基于TI公司的高性能多核C66x-DSP开展HEVC视频编码优化工作,以提升HEVC编码算法在DSP平台上的实时性。本文的研究工作主要包括四个方面:基于C66x的HEVC单核编码系统搭建、HEVC算法优化、多核并行实现与DSP平台优化技术应用。（1）搭建基于SYS/BIOS实时操作系统的多核应用工程,将HEVC开源工程homer-HEVC移植到DSP平台。PC端的算法工程在DSP开发环境中存在兼容性问题,因此需要对不兼容部分进行调整或替换。（2）深入研究了HEVC中的核心技术,从算法层面对现有编码模型进行加速和优化,降低编码算法复杂度。HEVC编码器为了寻找最佳编码尺寸,使用了大量的迭代与递归以确保编码后的代价最低。此类编码模式虽能得到最佳的编码性能,但也牺牲了大量的编码效率。大量研究证明,视频中的时域以及空域相邻区域存在着强烈的相关性,并具有类似的编码行为。因此可利用此类相似性对HEVC算法进行改进,减少不必要的迭代和递归,在编码性能损失极少的条件下提升编码效率。（3）研究DSP平台下的HEVC算法多核并行。TI公司的TMS320C6678具有八个CPU内核,其中一个内核用于管理系统,其他核用于并行编码。为了实现并行,需要保证DSP处理的数据不存在依赖关系,为此修改了HEVC算法框架以实现并行处理。（4）通过DSP平台下的高效优化技术对HEVC算法进行优化,进一步提升编码效率。系统级优化能够使数据靠近CPU,降低数据访问时间消耗;模块级优化能够提高指令执行的软件流水,在单个周期内执行更多的指令。本文的面向C66x-DSP平台HEVC视频编码系统,通过多种优化技术,其编码效率显着提升,优化后的编码效率相较于未优化系统普遍提升了数十倍,实现了对标清视频的实时编码。
张浩[7]（2020）在《基于FPGA的超短基线定位系统预处理单元的设计与实现》文中认为超短基线水声定位是当前水下导航定位的主要方法之一,具有精度高、基线尺寸小、使用方便的特点。超短基线定位系统利用水下声信号传播的时延和相位差对水下目标进行测距和测向,实现跟踪定位。本文设计了一种超短基线定位系统的预处理单元,对实时采集的模拟信号进行多通道处理,利用相关法进行脉冲压缩,根据相关峰的位置进行时延估计。根据超短基线定位系统的要求和指标,本文设计了定位系统的预处理平台,采用FPGA+DSP结构,以1片高性能的EP2S90F780I4N FPGA芯片和3片TMS320C6416T DSP芯片为核心,根据具体要求进行了外围电路的扩展。系统通过一片8通道高速模数转换芯片ADS8568实现模拟信号的采集,并将结果向FPGA发送。在FPGA平台上,对实时采集的信号进行多通道预处理,包括数字滤波、滑动相关处理,将各个部分的结果进行数据打包,通过EMIF总线随时地向两个从片DSP发送,以供时延估计。本设计的核心为SOPC系统,在SOPC系统中完成了系统工作状态的控制、数据传输、数据缓存等工作,并通过中断触发完成各模块工作的衔接,实现了FPGA的多通道复用。在软件平台编写C语言对各模块进行配置和控制,实现系统功能。最后,通过上电调试观察信号波形验证了各个部分的功能,将各部分的输出结果与matlab中的计算结果进行比对,计算误差大小,分析误差原因。此外,对系统的性能进行了分析,已达到超短基线预处理单元的设计要求。
张倩[8]（2020）在《基于多核DSP的雷达信号处理系统的研究与实现》文中提出恒虚警、目标凝聚和单脉冲和差测角是雷达信号处理中的关键环节,可以有效提高雷达的目标检测性能,获得准确的目标空间位置、径向速度和幅度信息。随着雷达技术的不断发展,对雷达信号处理硬件平台核心处理器的实时性、快速性和大数据处理能力提出了更严格的要求,高性能多核DSP是实现上述要求的关键。本文结合某低空探测机扫雷达项目,在多核DSP TMS320C6678上研究并实现了雷达信号处理系统的软件方案,按照从理论验证到接口设计,再到多核实现,最后到系统联调的顺序进行研究。首先是信号处理算法研究。仿真邻近单元平均恒虚警算法进行,在此基础上使用改进的平均选大和选小方法,分别有效消除因杂波边缘和紧邻目标带来的检测局限性;对比分析传统目标凝聚和新的连通域凝聚算法,给出各自仿真结果,选择凝聚效果更好、效率更高的后者实现;推导出单脉冲和差测角的计算公式并给出仿真结果。接着是通信接口研究。制定一套雷达通信方案,实现对与雷达前端设备的控制,实现与FPGA之间的高速数据传输,将处理信息在上位机上显示。给出需使用到的GPIO、EMIF、SRIO和千兆以太网接口的驱动软件设计方法,完成DSP与终端之间的网口通信测试,DSP与FPGA之间的SRIO、GPIO、EMIF接口通信测试,测定SRIO和网口的传输带宽,确定通信性能达到设计需求。然后是多核实现。因单核实现无法进行连续高速处理,提出一种基于SYS/BIOS实时操作系统的多核、多任务、流水线乒乓处理的软件实现方案,其中使用EDMA搬移数据节省数据传输时间,使用稳定快速的Message Q方式完成核间通信并解决Cache一致性问题,最大化利用读取速度较快的L2SRAM内存以空间换时间,所有核并行执行不同的任务,L2SRAM内存平均利用率达86%,每隔1.6ms完成一次信息上报。最后,对整个设计进行系统调试和性能评估。利用中频雷达回波模拟器模拟回波,调试初始化、接口、EDMA、信号处理、核间通信等模块,对比模拟与实际处理的CPI个数以及目标信息,验证整个系统的正确性、稳定性和快速性。论文研究的雷达信号处理系统满足高速数据处理要求,且具备连续运行的稳定性和可靠性,能完成对雷达目标的定位,为项目雷达的成功研制奠定了基础。
董书亚[9]（2020）在《高速公路雷达信号处理算法研究与硬件实现》文中提出随着高速公路的大规模建设,汽车数量不断增多,给交通车辆监测带来了巨大的压力。由于高速公路车辆速度高、机动性强,传统雷达探测方法在长时间积累中将出现距离走动问题,难以实现目标的精确检测,无法满足交通监测系统的检测精度要求。因此研究应用于高速公路目标的雷达信号处理方法十分必要,具有重要的民用和工程实践意义。本文结合某高速公路雷达项目给出了相应的信号处理算法,并基于FPGA+DSP的硬件架构,设计和实现了基于TMS320C6678 DSP的高速公路雷达目标信号处理的方案。本文针对高速公路场景下的目标检测,首先通过数学推导,建立高速公路目标回波模型,根据理论公式和MATLAB仿真对其在传统雷达信号处理下存在的距离走动问题进行了分析,可得回波信号距离走动量与目标速度、信号带宽、积累时间等参数成正比。其次,本文通过一种基于速度模糊数并行搜索的Keystone变换算法,在目标速度未知的情况下,能够有效实现对高速公路目标的距离走动校正,同时对其存在的速度模糊问题进行相应补偿,并基于此方法对信号进行长时间积累。与传统方法相比,提高了回波信噪比积累增益,改善了雷达对高速公路目标的检测性能。通过恒虚警、目标凝聚、和差比幅测角等处理,实现了对高速公路上各行驶车辆距离、速度、方位的检测。之后,在整个工程系统条件下,对DSP 6678的SRIO和网口等数据传输接口进行调试,验证了DSP和FPGA之间以及DSP和上位机之间数据传输的正确性与可靠性。接下来,将整个信号处理流程基于单核实现,分析各算法模块所占资源及时间,设计和实现了基于7核的信号处理方案。其中核1通过SRIO接口接收FPGA处理后的和差波束数据,核0负责网口通信,从上位机接收雷达信号参数,并将整个信号处理后的目标检测结果打包发送给后续的数据处理模块,核2～核6进行多波束信号不同速度模糊数下的恒虚警、目标凝聚及和差比幅测角处理。最后,对多核通信、多核优化等进行了设计,对算法资源和时间作进一步优化,验证了信号处理结果与MATLAB仿真的一致性,整个信号处理流程满足系统实时性要求。本文实现了一种应用于高速公路目标检测的雷达信号处理算法,有效解决了传统雷达探测方法中存在的距离走动、速度模糊的问题,并给出了满足实时性且具有高处理性能的硬件方案设计及实现,完成了对高速公路目标的检测。
张昳[10]（2020）在《基于TMS320C6678的低慢小雷达数据处理算法的设计与实现》文中研究指明随着低空空域的开放,低空交通状况日益复杂,如何实现对无人机等低空慢速小型（以下简称“低慢小”）目标的有效管控已成为亟待解决的安全问题。低慢小目标具有飞行高度低、飞行速度慢、反射截面积小的特性,传统雷达对低慢小目标的检测效果差,低慢小目标探测雷达的研制具有重大意义。雷达数据处理是雷达系统的重要组成部分。通过对信号处理后得到的原始点迹进行点迹凝聚、数据互联、跟踪滤波等处理,可在减少虚警的同时,实现对目标的准确探测并建立稳定航迹。本文以脉冲多普勒体制“低慢小”雷达为项目背景,针对低慢小目标的特性,设计并实现了一种基于TMS320C6678多核DSP的低慢小雷达数据处理系统。首先,本文介绍了低慢小雷达的研究背景、研究现状以及雷达数据处理的相关理论基础,并对Kalman滤波算法进行了仿真和分析;然后,介绍了雷达系统的总体方案,对雷达数据处理系统进行了需求分析,基于需求设计了数据处理系统的各功能模块,给出了雷达数据处理系统方案,并对数据处理硬件平台的多个模块进行了研究,包括SRIO接口、千兆以太网接口以及EDMA等模块;之后,完成了基于TMS320C6678多核DSP平台数据流模式的雷达数据处理系统的设计与实现,包括通信模块和数据处理模块的设计与实现,在数据处理模块中,针对低慢小目标的特性,综合使用杂波图检测、保护通道滤波、增加速度维信息的点迹凝聚和航迹互联以及基于严格逻辑法的航迹起始等方式来改善对低慢小目标的检测性能;最后,对雷达数据处理系统进行了整体测试,将系统联调时输出的目标航迹信息与无人机真实的轨迹信息进行比对,验证系统的正确性,通过多次及长时间测试,分析和统计各个模块及整个系统的耗时,验证系统的稳定性和实时性。实验结果表明,本雷达数据处理系统能够有效地实现对低慢小目标的探测和跟踪,形成准确且稳定的航迹,符合设计要求,具有较强的实用价值。
二、TMS320C80与存储器接口分析（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、TMS320C80与存储器接口分析（论文提纲范文）
（1）基于多核DSP的XX星座载荷处理软件系统研究（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 1.绪论 |
| 1.1 论文的研究背景及意义 |
| 1.1.1 研究背景 |
| 1.1.2 研究意义 |
| 1.2 国内外研究现状 |
| 1.2.1 多核DSP软件系统的研究现状 |
| 1.2.2 多核DSP在卫星领域的应用现状 |
| 1.3 论文研究内容和章节安排 |
| 1.4 论文的创新点 |
| 2.星座载荷处理系统的多核架构及软件框架设计 |
| 2.1 星座载荷处理系统硬件平台分析 |
| 2.2 TMS320C66x DSP硬件性能介绍 |
| 2.2.1 多核DSP简介 |
| 2.2.2 Keystone架构及内核性能分析 |
| 2.2.3 外围接口性能分析 |
| 2.3 基于星座载荷处理的DSP软件设计 |
| 2.3.1 软件需求分析 |
| 2.3.2 软件功能布局 |
| 2.3.3 软件模块化分层设计 |
| 2.4 本章小结 |
| 3.系统底层封装及高速数据传输 |
| 3.1 底层配置及封装 |
| 3.1.1 C66x内核时钟模块配置 |
| 3.1.2 DDR3 存储器初始化配置 |
| 3.2 高速SRIO接口的数据传输研究 |
| 3.2.1 SRIO通信协议与数据包结构分析 |
| 3.2.2 通信模式的设计与软件配置 |
| 3.3 EMIF16 接口通信设计和实现 |
| 3.3.1 硬件接口模块信号特征 |
| 3.3.2 通信软件设计与实现 |
| 3.4 本章小结 |
| 4.基于并行运算的多核软件系统实现 |
| 4.1 多核系统软件并行模型 |
| 4.1.1 并行编程模型概述 |
| 4.1.2 主从模型 |
| 4.1.3 数据流模型 |
| 4.1.4 星座载荷处理系统并行模式设计 |
| 4.2 核间同步与通信机制研究 |
| 4.2.1 IPC中断通信机制 |
| 4.2.2 基于SYS/BIOS的消息机制 |
| 4.2.3 共享存储区域查询机制 |
| 4.2.4 基于消息队列的核间通信方式研究与应用 |
| 4.3 多核存储空间布局及冲突保护机制 |
| 4.3.1 多核存储空间配置与布局 |
| 4.3.2 基于硬件信号量的访存保护机制 |
| 4.4 多核程序固化及上电同步研究 |
| 4.4.1 多核程序加载原理 |
| 4.4.2 多核程序融合 |
| 4.4.3 多核程序加载思路及实现 |
| 4.4.4 程序可靠性与可维护性 |
| 4.5 本章小结 |
| 5.基于图像应用的多核系统运行实现及性能验证 |
| 5.1 星上图像处理算法及系统运行流程 |
| 5.1.1 星上舰船目标识别算法及目标分析 |
| 5.1.2 星上载荷数据处理系统运行流程 |
| 5.2 软件优化方法及实验结果分析 |
| 5.2.1 软件优化方法 |
| 5.2.2 相机载荷图像处理系统结果分析 |
| 5.3 本章小结 |
| 6.总结与展望 |
| 6.1 工作总结 |
| 6.2 后续工作展望 |
| 参考文献 |
| 作者简历及在学期间所取得的科研成果 |
（2）传感器动态补偿滤波器设计及DSP实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 传感器动态补偿技术研究现状 |
| 1.2.2 数字滤波器实现技术研究现状 |
| 1.3 论文章节安排 |
| 1.4 本章小结 |
| 第2章 传感器动态特性分析 |
| 2.1 传感器数学模型 |
| 2.1.1 微分方程 |
| 2.1.2 传递函数 |
| 2.1.3 频率响应函数 |
| 2.2 传感器动态性能指标 |
| 2.2.1 时域动态性能指标 |
| 2.2.2 频域动态性能指标 |
| 2.3 传感器动态误差分析 |
| 2.4 本章小结 |
| 第3章 传感器动态补偿滤波器设计 |
| 3.1 传感器动态补偿原理 |
| 3.2 动态补偿滤波器阶次判定 |
| 3.3 动态补偿滤波器算法设计 |
| 3.3.1 基本粒子群优化算法 |
| 3.3.2 标准粒子群优化算法 |
| 3.3.3 改进粒子群优化算法 |
| 3.4 改进粒子群算法设计动态补偿滤波器 |
| 3.5 算法仿真实验 |
| 3.5.1 算法可行性分析 |
| 3.5.2 算法适应性分析 |
| 3.6 本章小结 |
| 第4章 基于DSP的数据采集系统硬件设计 |
| 4.1 数据采集系统总体结构设计 |
| 4.2 传感器动态特性模拟电路 |
| 4.3 信号调理电路设计 |
| 4.4 DSP核心处理器 |
| 4.4.1 TMS320C6713处理器介绍 |
| 4.4.2 DSP最小系统 |
| 4.5 A/D转换模块 |
| 4.6 本章小结 |
| 第5章 基于DSP的数据采集系统软件方案设计 |
| 5.1 集成开发环境介绍 |
| 5.2 系统软件总体方案设计 |
| 5.3 动态补偿滤波器DSP实现 |
| 5.4 实验方法与实时性分析 |
| 5.5 本章小结 |
| 第6章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 学位论文评阅及答辩情况表 |
（3）基于DSP与FPGA的传声器阵列采集系统研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 变量注释表 |
| 1 绪论 |
| 1.1 课题研究背景与意义 |
| 1.2 课题国内外研究现状 |
| 1.3 课题研究目的与内容 |
| 2 声音信号分析及定位算法简介 |
| 2.1 声音信号分析 |
| 2.2 声源定位原理简介 |
| 2.3 定位原理比较 |
| 2.4 传声器阵列对声源定位的影响 |
| 2.5 本章小结 |
| 3 常见波束形成算法研究 |
| 3.1 常规可控波束形成法 |
| 3.2 最小方差无失真响应波束形成器 |
| 3.3 线性约束最小方差波束形成器 |
| 3.4 本章小结 |
| 4 系统硬件设计 |
| 4.1 系统主要器件选型及整体硬件电路设计 |
| 4.2 系统电源电路设计 |
| 4.3 信号采集与调理电路设计 |
| 4.4 信号处理电路设计 |
| 4.5 通信电路设计 |
| 4.6 本章小结 |
| 5 系统软件设计 |
| 5.1 系统主程序设计 |
| 5.2 FPGA程序设计 |
| 5.3 DSP程序设计 |
| 5.4 本章小结 |
| 6 实验与分析 |
| 6.1 实验结果与分析 |
| 6.2 本章小结 |
| 7 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 参考文献 |
| 附录 |
| 作者简历 |
| 致谢 |
| 学位论文数据集 |
（4）调频连续波雷达射频前端与基带板的研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.2.1 调频连续波雷达国内外研究现状 |
| 1.2.2 基带板国内外研究现状 |
| 1.2.3 射频板国内外研究现状 |
| 1.3 论文的主要工作 |
| 第二章 调频连续波雷达的理论分析 |
| 2.1 调频连续波雷达系统结构 |
| 2.2 调频连续波雷达的工作原理 |
| 2.2.1 测距测速理论分析 |
| 2.2.2 测角理论分析 |
| 2.3 射频前端频率源的工作原理 |
| 2.3.1 锁相环工作原理分析 |
| 2.3.2 链路计算与噪声分析 |
| 2.4 本章小结 |
| 第三章 基带信号处理板的研究与设计 |
| 3.1 基带板总体方案的研究与设计 |
| 3.1.1 基带板基本技术指标 |
| 3.1.2 基带板的总体方案 |
| 3.2 芯片选型 |
| 3.2.1 DSP的选型 |
| 3.2.2 FPGA的选型 |
| 3.2.3 其它芯片的选型 |
| 3.3 系统电源的分析与设计 |
| 3.3.1 系统功耗分析 |
| 3.3.2 电源电路的研究与设计 |
| 3.4 时钟电路的分析与设计 |
| 3.4.1 时钟信号需求分析 |
| 3.4.2 时钟芯片选型 |
| 3.4.3 时钟电路设计 |
| 3.5 基带信号处理板的设计与测试 |
| 3.5.1 基带板的设计与实现 |
| 3.5.2 电源电路的调试与测试 |
| 3.6 本章小结 |
| 第四章 调频连续波雷达射频前端的研究与设计 |
| 4.1 射频前端总体方案的研究与设计 |
| 4.1.1 射频前端技术指标分析 |
| 4.1.2 射频前端的总体方案 |
| 4.2 射频前端发射机的研究与设计 |
| 4.2.1 频率源器件选型 |
| 4.2.2 锁相环链路的仿真与设计 |
| 4.3 发射机功率放大部分的研究与设计 |
| 4.3.1 驱动放大器芯片选型 |
| 4.3.2 功率放大器芯片选型 |
| 4.3.3 上电时序控制电路的设计与仿真 |
| 4.4 射频前端接收机的研究与设计 |
| 4.4.1 接收机系统方案 |
| 4.4.2 下变频芯片选型 |
| 4.5 收发机芯片配置程序的设计与实现 |
| 4.6 射频前端的版图设计与实物测试 |
| 4.6.1 功分器设计 |
| 4.6.2 第一块射频前端电路板的设计与测试 |
| 4.6.3 第二块射频前端电路板的设计与测试 |
| 4.7 本章小结 |
| 第五章 总结与展望 |
| 5.1 工作总结 |
| 5.2 不足与展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（5）基于DSP的大气数据解算装置的设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 课题的研究背景 |
| 1.2 课题研究目的和意义 |
| 1.3 国内外研究现状 |
| 1.3.1 国外研究现状 |
| 1.3.2 国内研究现状 |
| 1.4 本文主要内容及章节安排 |
| 2 数据解算装置方案设计 |
| 2.1 大气测量系统组成 |
| 2.2 解算装置功能需求 |
| 2.3 方案设计与分析 |
| 2.4 本章小结 |
| 3 硬件电路及底层驱动程序设计 |
| 3.1 DSP最小系统设计 |
| 3.1.1 DSP开发环境及流程 |
| 3.1.2 电源模块设计 |
| 3.1.3 复位监测电路设计 |
| 3.1.4 时钟电路设计 |
| 3.1.5 JTAG在线调试接口设计 |
| 3.2 EMIF与 SDRAM接口模块设计 |
| 3.2.1 EMIF接口设计 |
| 3.2.2 EMIF接口初始化 |
| 3.3 EMIF与 FLASH接口模块设计 |
| 3.3.1 EMIF接口设计 |
| 3.3.2 FLASH烧写 |
| 3.3.3 FLASH自举引导 |
| 3.3.4 应用程序在线升级 |
| 3.4 串口扩展模块设计 |
| 3.4.1 串口扩展电路设计 |
| 3.4.2 串口驱动程序设计 |
| 3.51553 B通信模块设计 |
| 3.5.1 EMIF与 LHB155304 接口电路设计 |
| 3.5.2 1553 B驱动程序设计 |
| 3.6 电压监测模块设计 |
| 3.6.1 A/D接口电路设计 |
| 3.6.2 AD7478驱动程序设计 |
| 3.7 本章小结 |
| 4 内部逻辑设计 |
| 4.1 中断的实现 |
| 4.2 电压采集程序 |
| 4.3 串口扩展模块逻辑设计 |
| 4.3.1 通信逻辑设计 |
| 4.3.2 通信可靠性设计 |
| 4.4 1553 B通信模块程序设计 |
| 4.4.1 LHB155304远程终端RT模式工作流程 |
| 4.4.2 1553 B数据传输双缓冲机制流程 |
| 4.5 数据解算算法程序 |
| 4.5.1 传感器压力数据获取 |
| 4.5.2 大气数据解算模型算法 |
| 4.6 数据解算装置主程序 |
| 4.7 本章小结 |
| 5 数据解算装置的性能测试与验证 |
| 5.1 解算装置硬件及驱动测试 |
| 5.1.1 电源测试 |
| 5.1.2 SDRAM驱动测试 |
| 5.1.3 FLASH烧写及自举引导测试 |
| 5.1.4 串口扩展通信测试 |
| 5.1.5 1553 B通信测试 |
| 5.1.6 AD采集测试 |
| 5.2 单元测试 |
| 5.3 本章小结 |
| 6 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 攻读硕士学位期间发表的学术论文及所取得的研究成果 |
| 致谢 |
（6）基于C66x的HEVC视频编码优化技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 课题的研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 视频编码标准的发展历程 |
| 1.2.2 HEVC研究现状 |
| 1.3 DSP平台的发展现状与趋势 |
| 1.4 论文主要内容及组织安排 |
| 2 基于C66x-DSP的视频编码系统设计 |
| 2.1 多核DSP平台 |
| 2.2 软件开发框架 |
| 2.2.1 软件开发套件MCSDK |
| 2.2.2 SYS/BIOS实时操作系统 |
| 2.3 以太网通信模块 |
| 2.3.1 千兆以太网硬件结构 |
| 2.3.2 以太网软件设计方案 |
| 2.4 HEVC视频编码技术 |
| 2.4.1 编码结构 |
| 2.4.2 预测编码 |
| 2.4.3 变换和量化 |
| 2.5 系统设计 |
| 2.6 本章小结 |
| 3 HEVC视频编码优化 |
| 3.1 预测编码优化概述 |
| 3.2 帧内编码优化 |
| 3.2.1 深度估计 |
| 3.2.2 模式筛选 |
| 3.2.3 帧内编码优化效果 |
| 3.3 帧间编码优化 |
| 3.3.1 基于模式信息的提前终止划分 |
| 3.3.2 模式选择优化 |
| 3.3.3 帧间编码优化效果 |
| 3.4 本章小结 |
| 4 多核DSP并行实现及平台优化 |
| 4.1 HEVC并行策略 |
| 4.2 核间通信 |
| 4.2.1 数据迁移 |
| 4.2.2 IPC核间通信 |
| 4.3 多核并行处理 |
| 4.3.1 并行处理模型 |
| 4.3.2 多核并行处理实现 |
| 4.4 DSP平台优化 |
| 4.4.1 优化概述 |
| 4.4.2 系统级优化 |
| 4.4.3 模块级优化 |
| 4.4.4 线性汇编优化 |
| 4.4.5 其他优化方法 |
| 4.5 本章小结 |
| 5 系统优化效果及分析 |
| 5.1 软硬件平台搭建 |
| 5.2 优化效果与分析 |
| 5.3 本章小结 |
| 6 总结与展望 |
| 6.1 全文总结 |
| 6.2 不足与展望 |
| 致谢 |
| 参考文献 |
| 攻读学位期间取得的研究成果 |
（7）基于FPGA的超短基线定位系统预处理单元的设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 论文背景及意义 |
| 1.2 超短基线定位的国内外发展现状 |
| 1.3 超短基线定位算法介绍 |
| 1.4 数字信号处理器件的选择 |
| 1.4.1 FPGA+DSP 预处理系统的优势 |
| 1.4.2 FPGA的发展 |
| 1.4.3 DSP的发展 |
| 1.5 论文研究内容 |
| 第2章 硬件电路设计 |
| 2.1 硬件总体方案设计 |
| 2.2 FPGA的选型 |
| 2.3 DSP的选型 |
| 2.4 电源电路设计 |
| 2.5 配置电路设计 |
| 2.6 A/D采集电路设计 |
| 2.7 存储电路设计 |
| 2.7.1 SDRAM存储器电路 |
| 2.7.2 SRAM存储器电路 |
| 2.8 本章小节 |
| 第3章 FPGA预处理的算法设计 |
| 3.1 相关峰内插时延算法介绍 |
| 3.2 整体方案设计 |
| 3.3 A/D转换模块 |
| 3.4 数据缓存模块的设计 |
| 3.4.1 数据分段处理方法 |
| 3.4.2 数据的缓存与读取 |
| 3.5 带通滤波模块 |
| 3.5.1 FIR 滤波器的控制 |
| 3.5.2 FIR 滤波器配置 |
| 3.6 滑动相关处理器的设计 |
| 3.6.1 相关的实现方法 |
| 3.6.2 FFT 处理器的控制 |
| 3.6.3 FFT IP 核的配置 |
| 3.6.4 FFT 计算结果处理 |
| 3.7 浮/定点转换和取模 |
| 3.8 FPGA 与 DSP 的通信 |
| 3.9 本章小节 |
| 第4章 SOPC系统的设计 |
| 4.1 SOPC系统开发流程 |
| 4.2 SOPC硬件系统总体设计 |
| 4.3 AVALON总线介绍 |
| 4.4 SOPC系统的具体设计 |
| 4.4.1 NIOS处理器的配置 |
| 4.4.2 JTAG UART配置 |
| 4.4.3 数据传输模块设计 |
| 4.4.4 控制单元设计 |
| 4.4.5 用户指令集单元设计 |
| 4.5 本章小节 |
| 第5章 数字平台调试与结果 |
| 5.1 FPGA调试环境介绍 |
| 5.2 A/D数据采集模块调试 |
| 5.3 带通滤波调试结果 |
| 5.4 滑动相关过程调试结果 |
| 5.4.1 FFT计算结果 |
| 5.4.2 复乘模块调试结果 |
| 5.4.3 数据拼接过程 |
| 5.5 系统性能分析 |
| 5.5.1 系统资源占用 |
| 5.5.2 处理时间统计 |
| 5.6 本章小节 |
| 结论 |
| 参考文献 |
| 致谢 |
| 附录 |
（8）基于多核DSP的雷达信号处理系统的研究与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景和意义 |
| 1.2 国内外研究现状 |
| 1.2.1 雷达信号处理发展概述 |
| 1.2.2 多核DSP发展概述 |
| 1.3 论文结构安排 |
| 2 雷达项目要求及处理方案设计 |
| 2.1 引言 |
| 2.2 雷达工作模式及参数说明 |
| 2.3 线性调频长、短脉冲复合信号的处理 |
| 2.4 雷达结构 |
| 2.5 信号处理系统方案设计 |
| 2.6 本章小结 |
| 3 雷达信号处理算法分析及MATLAB仿真 |
| 3.1 引言 |
| 3.2 恒虚警处理 |
| 3.2.1 单元平均恒虚警算法分析与仿真 |
| 3.2.2 单元平均恒虚警的改进方法 |
| 3.3 目标凝聚处理 |
| 3.3.1 传统目标凝聚算法分析与仿真 |
| 3.3.2 连通域目标凝聚算法分析与仿真 |
| 3.4 单脉冲和差测角 |
| 3.5 本章小结 |
| 4 基于TMS320C6678 的雷达系统接口设计与实现 |
| 4.1 引言 |
| 4.2 雷达系统接口方案设计 |
| 4.2.1 总体方案设计 |
| 4.2.2 操控软件与DSP间接口 |
| 4.2.3 微波单元与数字处理单元接口 |
| 4.2.4 伺服单元与数字处理单元接口 |
| 4.2.5 T/R组件与数字处理单元接口 |
| 4.3 GPIO接口设计 |
| 4.3.1 基本介绍 |
| 4.3.2 GPIO中断程序调试 |
| 4.4 EMIF接口设计 |
| 4.4.1 基本介绍 |
| 4.4.2 与FPGA通信软件设计与调试结果 |
| 4.5 SRIO接口设计 |
| 4.5.1 基本介绍 |
| 4.5.2 与FPGA通信软件设计与调试结果 |
| 4.6 千兆以太网口设计 |
| 4.6.1 基本介绍 |
| 4.6.2 基于NDK的软件设计与调试结果 |
| 4.7 本章小结 |
| 5 基于SYS/BIOS实时操作系统的多核DSP软件设计与实现 |
| 5.1 引言 |
| 5.2 SYS/BIOS实时操作系统 |
| 5.2.1 基本介绍 |
| 5.2.2 体系架构 |
| 5.2.3 基于SYS/BIOS实时操作系统的软件开发 |
| 5.3 C6678 初始化 |
| 5.3.1 C6678 锁相环 |
| 5.3.2 DDR3 初始化 |
| 5.4 信号处理算法设计 |
| 5.4.1 EDMA数据搬移 |
| 5.4.2 恒虚警处理设计 |
| 5.4.3 目标凝聚和测角设计 |
| 5.4.4 单核实现资源时间分析 |
| 5.5 多核运行方案设计 |
| 5.5.1 C6678 多核工作方式 |
| 5.5.2 多核运行方案 |
| 5.6 核间通信方案设计 |
| 5.6.1 IPC核间同步 |
| 5.6.2 IPC核间通信 |
| 5.6.3 核间通信方案 |
| 5.6.4 Cache一致性 |
| 5.8 多核资源分配及时间分析 |
| 5.9 本章小结 |
| 6 系统调试 |
| 6.1 引言 |
| 6.2 模拟目标 |
| 6.3 各阶段调试结果 |
| 6.4 操控软件结果显示 |
| 6.5 本章小结 |
| 7 结束语 |
| 7.1 本文内容总结 |
| 7.2 工作展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（9）高速公路雷达信号处理算法研究与硬件实现（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状及发展动态 |
| 1.3 论文主要工作和结构安排 |
| 2 高速公路目标回波信号建模及其积累特性分析 |
| 2.1 引言 |
| 2.2 系统指标要求及处理流程设计 |
| 2.3 高速公路目标回波模型 |
| 2.4 传统信号长时间相参积累方法 |
| 2.4.1 去斜处理 |
| 2.4.2 波束形成 |
| 2.4.3 动目标检测 |
| 2.5 高速公路目标对检测性能的影响 |
| 2.6 本章小结 |
| 3 基于Keystone变换的长时间积累及检测方法 |
| 3.1 引言 |
| 3.2 Keystone变换原理 |
| 3.3 基于Keystone变换的距离走动校正 |
| 3.4 存在速度模糊时的Keystone变换 |
| 3.5 Keystone变换的算法实现 |
| 3.6 恒虚警处理 |
| 3.7 目标凝聚 |
| 3.8 和差比幅测角 |
| 3.9 本章小结 |
| 4 信号处理系统的数据传输接口设计 |
| 4.1 引言 |
| 4.2 系统总体 |
| 4.3 数据传输接口 |
| 4.3.1 SRIO传输模块及调试 |
| 4.3.2 网口传输模块及调试 |
| 4.4 本章小结 |
| 5 基于DSP的信号处理算法设计与实现 |
| 5.1 引言 |
| 5.2 开发环境及流程 |
| 5.2.1 TMS320C6678 的开发环境 |
| 5.2.2 TMS320C6678 的开发流程 |
| 5.3 基于7 核的雷达信号处理方案整体设计 |
| 5.4 基于单核的恒虚警、目标凝聚及和差比幅测角设计 |
| 5.4.1 恒虚警设计 |
| 5.4.2 数据转置设计 |
| 5.4.3 目标凝聚及和差比幅测角设计 |
| 5.5 多核处理下的核间通信和一致性设计 |
| 5.5.1 多核通信与消息传递 |
| 5.5.2 多核一致性 |
| 5.5.3 多核优化 |
| 5.6 资源及时间分析 |
| 5.7 本章小结 |
| 6 软件调试 |
| 6.1 引言 |
| 6.2 工程配置及调试 |
| 6.3 测试数据导入 |
| 6.4 EDMA3 模块调试 |
| 6.5 恒虚警模块调试 |
| 6.6 目标凝聚及和差比幅测角模块调试 |
| 6.7 核间通信模块调试 |
| 6.8 实测结果 |
| 6.9 本章小结 |
| 7 结束语 |
| 7.1 本文内容总结 |
| 7.2 工作展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（10）基于TMS320C6678的低慢小雷达数据处理算法的设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 课题背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 雷达数据处理国内外研究现状 |
| 1.2.2 低慢小目标探测技术国内外研究现状 |
| 1.2.3 DSP国内外研究现状 |
| 1.3 论文主要内容及结构安排 |
| 2 雷达数据处理算法 |
| 2.1 雷达数据处理概述 |
| 2.2 目标运动模型 |
| 2.3 量测数据预处理 |
| 2.3.1 杂波图检测 |
| 2.3.2 保护通道滤波 |
| 2.3.3 和差比幅测角 |
| 2.3.4 坐标变换 |
| 2.3.5 点迹凝聚 |
| 2.4 航迹起始 |
| 2.5 航迹滤波预测 |
| 2.5.1 系统模型 |
| 2.5.2 滤波模型 |
| 2.5.3 仿真分析 |
| 2.6 航迹互联 |
| 2.7 航迹终止 |
| 2.8 本章小结 |
| 3 雷达系统方案 |
| 3.1 雷达系统总体方案 |
| 3.2 雷达数据处理系统方案 |
| 3.2.1 数据处理功能需求 |
| 3.2.2 芯片选型及芯片简介 |
| 3.2.3 雷达数据处理系统软硬件方案 |
| 3.3 系统硬件平台概述 |
| 3.3.1 SRIO接口 |
| 3.3.2 以太网接口 |
| 3.3.3 EDMA3 模块 |
| 3.3.4 SYS/BIOS实时操作系统 |
| 3.4 本章小结 |
| 4 雷达数据处理系统的设计与实现 |
| 4.1 数据处理系统设计 |
| 4.1.1 波位数据结构 |
| 4.1.2 数据流模式的多核算法设计 |
| 4.2 通用模块设计与实现 |
| 4.2.1 EDMA模块设计与实现 |
| 4.2.2 IPC模块设计与实现 |
| 4.2.3 解决缓存一致性问题 |
| 4.2.4 时间戳模块 |
| 4.3 基于核0 的通信接口的设计与实现 |
| 4.3.1 SRIO接口的设计与实现 |
| 4.3.2 以太网接口设计与实现 |
| 4.4 基于核1 的解析及杂波抑制设计与实现 |
| 4.5 基于核2 的点迹凝聚设计与实现 |
| 4.6 基于核3 的目标跟踪算法设计与实现 |
| 4.6.1 目标跟踪流程设计 |
| 4.6.2 航迹更新设计 |
| 4.6.3 航迹跨波位设计 |
| 4.6.4 航迹上报 |
| 4.7 本章小结 |
| 5 系统测试 |
| 5.1 系统调试环境 |
| 5.2 DSP工程配置 |
| 5.3 系统调试及验证 |
| 5.4 系统实时性分析 |
| 5.5 本章小结 |
| 6 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录 攻读硕士学位期间参加的科学研究情况 |
四、TMS320C80与存储器接口分析（论文参考文献）
- [1]基于多核DSP的XX星座载荷处理软件系统研究[D]. 吴婧. 浙江大学, 2021(01)
- [2]传感器动态补偿滤波器设计及DSP实现[D]. 牛雅晨. 山东大学, 2020(10)
- [3]基于DSP与FPGA的传声器阵列采集系统研究与设计[D]. 赵校朋. 山东科技大学, 2020(06)
- [4]调频连续波雷达射频前端与基带板的研究[D]. 王营芳. 西安电子科技大学, 2020(05)
- [5]基于DSP的大气数据解算装置的设计与实现[D]. 关瑞云. 中北大学, 2020(09)
- [6]基于C66x的HEVC视频编码优化技术研究[D]. 李意弦. 西南科技大学, 2020(08)
- [7]基于FPGA的超短基线定位系统预处理单元的设计与实现[D]. 张浩. 哈尔滨工程大学, 2020(05)
- [8]基于多核DSP的雷达信号处理系统的研究与实现[D]. 张倩. 南京理工大学, 2020(01)
- [9]高速公路雷达信号处理算法研究与硬件实现[D]. 董书亚. 南京理工大学, 2020(01)
- [10]基于TMS320C6678的低慢小雷达数据处理算法的设计与实现[D]. 张昳. 南京理工大学, 2020(01)