一、如何选择高速A/D转换器（论文文献综述）
王英达[1]（2020）在《高速原子力显微镜技术及系统研究》文中认为近年来,微纳米技术飞速发展,原子力显微镜（Atomic Force Microscope,AFM）以其极高的分辨率和不受样品表面导电性限制等特性,成为微纳米技术研究中最重要的扫描成像与检测分析工具之一。目前,国内外大多数常规AFM的扫描速度较慢（如每幅图像需要10分钟甚至更久）,无法实现对微纳米样品的高速成像（如每秒1幅以上至视频级）;国内外现有的高速AFM系统较少,且大多存在体积庞大、运输携带不便、安装操作复杂、依赖交流市电、计算机与AFM控制系统之间需有线连接等局限性,因而在很大程度上限制了 AFM的推广应用。为此,本文提出和发展了一种高速AFM的新方法和新技术,研制了新型高速AFM系统,并进一步实现了高速AFM控制系统的微小型化,具有重量轻、体积小、速度快、性能好、无需交流市电、无需专门的低压与高压直流电源等特点,在此基础上,最终实现了基于WiFi无线控制的AFM高速扫描成像。本文的主要研究内容包括以下几个方面:开展了高速AFM的理论与仿真研究,提出和发展了一种高速AFM的新方法。通过对探针-样品动力学模型的理论推导、扫描器特性的建模仿真、控制电路性能的评价优化及软硬件系统的研究开发,对AFM系统中限制扫描成像速度的关键因素进行了分析,揭示了这些因素对高速AFM成像结果的影响规律。在此基础上,提出了一种高速AFM系统方案,并进一步开展了高速AFM控制系统的微小型化研究,研究建立了一种基于微小型控制器的高速AFM的方法体系。研究和发展了一种高速AFM的新技术,解决了高速AFM探头设计、高速扫描控制、光路设计、光电检测、信号处理、控制电路及软硬件开发等方面的核心技术问题;提出了高速AFM的扫描与反馈控制方案,可实现微纳米样品的高速至视频级扫描成像。在理论方法与技术研究的基础上,研制了新型高速AFM系统,由高速AFM探头、高速AFM扫描与反馈控制系统、嵌入式控制系统、计算机（上位机）及软件等部分组成。高速AFM探头包括AFM微探针、组合式高速扫描器、样品、光电检测模块、粗调与微调机构等部分。组合式高速扫描器,由三角架扫描器和四象限片状压电陶瓷扫描器构成,可实现常速至视频级的扫描成像;光电检测模块中采用折叠型光路设计,在保证检测精度的同时大幅度缩减了光路占用体积。提出了高速AFM的扫描控制方式与基于PID的“弱反馈”控制方式,研制了高速扫描与反馈控制电路。开发了由树莓派、微小型高速A/D&D/A接口卡构成的嵌入式控制系统,可由移动电源直接供电,通过编程控制高速扫描与反馈控制电路,进而实现微纳米样品的扫描成像。在上述研究工作的基础上,开展了高速AFM控制系统的微小型化研究,在保证高速AFM的扫描速度及性能的前提下,研制了由树莓派、微小型高速A/D&D/A接口卡及控制电路组成的高速AFM微小型控制器,重量轻、体积小,并且克服了对交流市电及专门的低压与高压直流电源的依赖;基于WiFi（热点）无线连接方式,进一步实现了计算机与高速AFM微小型控制器之间的通信与控制,克服了常规AFM中计算机与控制系统之间需要导线或网络线连接的局限性。开展了高速AFM技术与系统的性能研究及微纳米样品的高速扫描成像实验研究。研究结果表明,本文提出和研制的高速AFM系统,可对微纳米样品实现高速至视频级的扫描成像（6～26幅/秒,128×128 pixels）,并具有良好的稳定性与重复性。与此同时,基于WiFi（热点）,上位机可在1～50米范围内对高速AFM微小型控制器与高速AFM探头进行控制,首次以无线控制的方式实现了微纳米样品的高速扫描成像（6～20幅/秒,128×128pixels）。总之,本文提出和研究发展的高速AFM新方法、新技术及新系统,不仅可以实现微纳米样品的高速乃至视频级扫描成像,而且基于本文提出和研制的高速AFM微小型控制器,能够以WiFi无线控制的方式实现高速扫描成像,克服了常规AFM体积大、扫描速度慢、依赖交流市电、需要专门的低压与高压直流电源、需要导线或网线连接等局限性,既适用于室内有交流市电的实验环境,更主要的是可适用于室内隔离环境、室外环境乃至野外环境,因而可望在微纳米技术及其他领域获得更广泛的应用。
朱冬琳[2]（2019）在《高速CMOS时间域A/D转换器关键技术研究》文中研究说明科技的发展及人们对于生活质量不断提升的需求,使得无线、便携式、可穿戴电子设备越来越多地出现在日常生活中,而模数转换器（ADC）作为模拟信号与数字信号之间的桥梁,在整个系统中发挥着至关重要的作用。高速、中等分辨率的ADC已经被广泛应用于这些无线传感设备中。与此同时,半导体工艺制程的进步以及电源电压的降低,使模拟电路设计的挑战性不断增大,而CMOS电路门传输延时则不断减小,这使得时间域ADC相比于传统电压域结构,更能受益于工艺尺寸的缩小及电源电压的降低,进而实现更优的性能。针对上述问题,本文将对高速CMOS时间域ADC的系统架构与关键技术进行重点研究与分析。论文对高速CMOS时间域ADC的设计进行了系统的分析,并对系统中的非理想因素进行了推导。文中以一款时间域ADC为设计实例,对高速时间域ADC的关键技术进行了更深入的讨论,首先,对于传统采样网络进行优化与改进,提高了采样的线性度与精度,仿真结果表明,在奈奎斯特频带内均能达到86dB以上的信噪失真比以及14位以上的有效位数,为ADC整体的转换精度奠定基础;第二,提出了一种具有大输入动态范围以及高线性度特性的新型电压时间转换器（VTC）结构,与传统结构相比有效解决了输入动态范围与转换线性度之间矛盾,在提高VTC的线性度的同时也增大输入信号摆幅;其次,设计了一款高线性度电流源,解决了低电源电压大摆幅与高电流源输出阻抗之间的矛盾;最后,提出了一种新型的粗量化与细量化相结合的“两步式”时间数字转换器（TDC）结构,并通过建模分析确定了整数部分与小数部分的最优分段比,能够有效地降低整体的面积与功耗开支。本文基于TSMC 65nm 1P9M 1.2V标准CMOS工艺实现了一款10位400MS/s时间域ADC,芯片核心所占面积为130×400μm2。测试结果表明,在1.2V电源供电及400MS/s采样率条件下,当输入频率为12.1MHz的正弦差分信号时,可以得到输出信号的无杂散动态范围（SFDR）为57.8dB、信噪失真比（SNDR）为49.2dB、有效位数（ENOB）为7.88位;当输入频率为197MHz的正弦差分信号时,得到输出信号的SFDR为58.9dB、SNDR为48.3dB、ENOB为7.73位。芯片功耗为3.9mW,品质因数（FoM）为41fJ/conv.-step。静态特性方面,芯片的微分非线性（DNL）限定在+0.4LSB到-0.4LSB之间,积分非线性（INL）限定在+1.3LSB到-0.8LSB之间。
向广兴[3]（2018）在《智能高频脉冲参数测量系统设计》文中研究指明在电子信息高速发展的今天,对脉冲信号的参数测量显得越来越重要,各个学科领域对脉冲信号参数的测量也越来越多,同时也对测量精度有了更高的要求。脉冲信号中包涵很多重要的信息,通过对脉冲信号参数的测量可以有效的将脉冲信号中的有用信息还原。脉冲信号参数测量主要是对时域参数如脉冲幅度、脉冲频率、脉冲宽度以及脉冲上升时间等参数指标的测量,同时进行进一步的算法计算,获取脉冲参数的细节信息。脉冲参数测量仪的智能化、便携性、高性能以及网络化是脉冲参数测量系统的重点研究方向。传统的脉冲参数测量仪体积大、移动不方便、与其它设备不能通讯,从而无法进行脉冲测量参数的实时传输、远程操控,很大程度上限制了设备的使用范围。随着嵌入式系统的广泛应用,基于嵌入式的脉冲参数测量系统具有开发成本低,体积小,功耗低,开发灵活等优点,同时方便与其它设备进行联网、通信,提高了脉冲参数测量仪的使用范围和智能化程度,更能适应现代物联网发展的大趋势。仪表的智能化将是未来仪表研究领域的重要研究方向。本文设计了一种基于FPGA的脉冲参数测量系统,利用FPGA的高速数据处理能力,对高频信号进行数据采集以及数据处理,同时以STM32单片机作为整个脉冲参数测量系统的控制模块,完成人机交互和测量数据的远程传输。分析了高速A/D数据采样的过程及数字移相技术,同时将数字移相技术与脉冲参数测量相结合,有效的提高了系统的测量精度。并且通过加入无线数据传输模块,可以将测量数据传输到远程终端以及远程终端对系统的控制,实现了脉冲参数测量系统与其它设备的互联。最后通过系统的硬件设计、软件设计及仿真,完成对高频脉冲参数的测量。由于FPGA处理速度快,并且可以在内部直接实现比较器,运算器等模块,使系统的设计更加简化,设计的灵活性也更高。
曾凤姣[4]（2018）在《高速A/D转换器的关键电路及可测性设计》文中指出A/D转换器是真实模拟世界与数字世界沟通的唯一桥梁,随着无线通信、数字示波器的发展对A/D转换器的速度要求越来越高。折叠插值A/D转换器具有高速、较高精度的优点。因此本文采用折叠插值结构,针对精度为8位、采样速率为1GHz的A/D转换器设计其关键电路。为了能够测试芯片流片后存在的问题,本文对电路功能模块设计了可测性电路。本文首先研究折叠插值的原理以及采用折叠和插值技术的优点。其次研究折叠插值A/D转换器的关键电路,主要包括参考电阻串、预放大器、平均电阻网络、折叠器、级间放大电路、内插电路、比较器以及基准电路等。主要研究关键电路对A/D转换器精度的影响。参考电阻串的作用是产生稳定的参考电压,本文采用LDO负反馈结构稳定电压。预放大器的作用是量化输入信号并产生过零点,为了减小预放大器的失调电压,本文设计了环形平均电阻网络。环形平均电阻网络的引入会带来边界效应,针对边界效应本文提出改变环形平均电阻的边界阻值和边缘放大器输入参考电压的方法,减小边界效应。折叠器的作用是将输入信号进行折叠,以达到减小比较器的数目,为了增加折叠器的增益,本文采用交叉连接的电流源作为折叠器的负载。级间放大器的作用是减小核心量化通路的失调电压和增加信号的摆幅使内插出的过零点准确,因此本文采用交叉连接的二极管作为负载,使得级间放大器具有较高增益的同时也具有较大的摆幅。为了达到高精度目的本文采用预放大可再生比较器。此外,本文对折叠插值A/D转换器的可测性设计进行了研究,主要是对各个模块进行功能测试,包括满量程调整模块输出电流、前台校准向量输出电压、数字校准电路寄存器中值的测试,最后是编码电路的测试,测试编码电路是否存在故障。本文采用TSMC 0.18?m CMOS工艺,在cadence环境下,对设计核心量化通路进行仿真,时钟采样频率为1GHz,输入信号为9.77MHz时,仿真得到ENOB为7.87 bits,当输入信号为498.05MHz时,有效位数为7.47 bits,所以输入信号从低频变化到高频,A/D转换器都具有良好的性能,各关键模块满足设计要求。最后是对可测性电路进行了验证,满足设计要求。
卫海燕[5]（2018）在《8位高速A/D转换器的研究与设计》文中研究指明模数转换器是连接模拟世界与数字世界的纽带,特别在当下,数字系统和模拟系统已经覆盖了生活的方方面面。高速移动通信、无线网络以及军事雷达等领域对数据的传输和处理速度要求越来越快,这对系统中模数转换器的速度要求也越来越高。流水线折叠插值A/D转换器继承了快闪型A/D转换器速度快的优势,突破了快闪型A/D转换器精度上的瓶颈,成为近年来高速中等精度A/D转换器的研究热点。本文首先对折叠插值A/D转换器的基本原理以及常用的架构做了简要介绍,在了解折叠插值A/D转换器基本原理基础上,研究并设计单通道采样速率达到1GS/s精度为8位的折叠插值A/D转换器,研究影响其速度的关键因素。为了达到1GS/s的高采样速率,首先从系统架构方面进行考虑:采用并联和级联混合的折叠结构,降低倍频效应对电路带宽的影响;采用消除粗量化通道的流水线折叠插值架构,在每级折叠器之后插入采样保持电路形成分布式采样保持电路结构,使每级可以并行的处理信号;采用5级流水线级联插值架构来实现8位精度要求。根据构造的折叠插值A/D转换器架构参数,利用Matlab&Simulink实现了折叠插值A/D转换器的模型建立,从功能上说明理论分析的可行性并指导实际电路的设计。其次,在电路层面上进行考虑:采用最小的折叠系数,并对传统的折叠器结构作了改进,提高折叠器带宽;采用高速的预放大锁存比较器结构降低转换时间,同时采用分布式的比较器,减少了比较器数量。本设计采用TSMC 0.18 um CMOS工艺,最终实现单通道采样速率为1GS/s精度为8位的折叠插值A/D转换器。在输入信号为正弦波,峰峰值为800mV,共模电压为1.25V,电源电压为2V,采样频率为1GS/s的条件下,当输入信号频率为13.67MHz时,电路仿真结果为无杂散动态范围（SFDR）为62.44dB,总谐波失真（THD）为-65.58dB,有效位数（ENOB）为7.94Bits;当输入信号频率为486.32MHz时,电路仿真结果为SFDR为59.7dB,THD为-66.7dB,ENOB为7.46Bits。
程海玲[6]（2017）在《10-bit高速折叠插值A/D转换器关键电路设计》文中指出随着数字信号处理技术性能的不断提升,数字示波器、软件无线电以及无线通信基站等电子系统对于高速、高精度A/D转换器的需求日益迫切。折叠插值A/D转换器通过采用折叠电路和插值电路,继承了快闪型A/D转换器的高速性能,并减少了比较器的数目,成为高速高精度A/D转换器领域的研究热点。本论文首先分析传统8bit折叠插值A/D转换器的原理,研究参考电压产生电路、预放大器、折叠电路和插值电路的原理以及非理想因素。在此基础上,研究设计10位、500MHz折叠插值A/D转换器的关键电路,转换器整体结构采用六级级联的流水线结构,增加电路的预处理时间,提高整体量化通路的采样率。研究设计A/D转换器量化通路中的参考电压产生电路、预放大器、折叠电路、插值电路、平均电阻网络及比较器。参考电压产生电路采用LDO结构具有稳定基准参考电压值的作用,在预放大器设计中,采用平均电阻网络以减小预放大器的输出失调电压,同时递增预放大器输入对管的跨导,以调节预放大阵列由于输出电阻不同带来的增益误差。在折叠电路设计中,采用两级级联放大器和预复位管技术,减小了倍频效应对折叠电路性能的影响。插值电路采用3倍插值,减小插值延迟误差,同时采用不等值电阻减小插值相位误差。在Cadence环境下,基于TSMC 0.18μm CMOS工艺,采用Spectre软件对量化通路中的关键电路进行仿真验证,仿真结果表明:预放大器的3dB带宽为2.76GHz,满足性能要求,且预放大阵列产生预期要求的27个基准过零点;折叠电路的3dB带宽为2.42GHz,满足折叠电路的性能要求,且每级折叠电路的输出曲线实现准确连接过零点的功能;平均电阻网络可以有效减小电路的失调电压。在采样时钟频率为500MHz,输入信号频率为249.51MHz,摆幅为800mV的正弦信号的条件下,对整个量化通路进行级联仿真,仿真结果显示,转换器量化通路的有效位数达到9.61bits。该结果充分表明了所设计的10位、500MHz折叠插值A/D转换器量化通路达到设计要求。
原兵兵[7]（2017）在《基于FPGA飞行控制计算机高精度模拟量单元研究》文中进行了进一步梳理飞行控制计算机作为无人机飞行控制系统的核心单元完成对无人机的飞行控制与管理。新型飞行控制计算机需要高精度的实时数据采集单元,以获取各种信号类型的机载传感器的信息,特别如过载、迎角、高度、空速等变化速度快、要求精度高的信号。本文根据这一需求开展了飞行控制计算机高精度模拟量单元的研究。本文首先结合飞行控制计算机在飞行控制系统中的地位、作用与性能指标,提出了对飞行计算机模拟量单元的相关功能与性能需求,确立了具体研究目标。通过分析模拟量数据采集精度影响因素、所受干扰类型特征等,提出针对性解决措施,确定了基于FPGA的高精度飞行控制计算机模拟量输入输出单元的总体方案设计。其次,根据总体设计方案,采用模块化设计思想,将模拟量输入输出单元分解成硬件上相互独立,功能上又相互协调的功能模块。针对数据采集高速、高精度的要求,设计了抗电磁干扰硬件电路,在此基础上完成了硬件系统详细设计与研制。为了进一步降低电磁干扰、热噪声等的影响,通过傅立叶变换相关理论在采集单元设计、研制过程中,对采集信号进行动态性能与频谱特性分析,获得了主要干扰源特征。根据干扰特征分析结果,采用分布式算法完成了FIR数字滤波器设计,进一步提高了数据采集精度。同时设计开发了模拟量单元驱动软件和数据采集与处理软件,并将此软件镶嵌到飞行控制软件,验证了软件的功能。最后,本文对模拟量单元各模块功能与性能进行了试验验证与分析,并对模拟量输入输出模块数据采集精度进行了测试。测试结果表明,模拟量单元模拟量输入有效采样精度达到14位,模拟量转换器输出的分辨率为16位。通过搭建的半物理仿真平台,进行了飞行仿真试验验证,通过飞行轨迹显示软件和测控软件,验证了模拟量输入输出单元功能与性能,该单元在通信可靠性、实时性等方面的性能指标。试验结果表明该单元能满足新型飞行控制计算机模拟量输入输出功能与性能要求。
董嗣万[8]（2017）在《高速流水线模数转换器结构优化及数字校准技术研究》文中研究表明模数转换器（Analog to Digital Converter）是连通自然界信息与电子系统之间的桥梁。而基于标准数字集成电路工艺制造,性能功耗等各方面参数优良的高性能模数转换器是片上系统（SOC）非常重要的组成部分。对比几种常见结构类型的模数转换器,如Flash型、折叠内插型、SAR型以及其他类型结构,流水线结构模数转换器（pipelined A/D converter）更有效地适用在高速中高精度信号处理,无线通信和图形处理系统中,其中高采样速率的流水线A/D转换器因其具有较好的精度和功耗的折衷而广泛应用在高速数据采集方面。由于工艺失配和模拟单元设计存在理论偏差,流水线A/D转换器存在许多非理想效应,例如比较器失调电压、无采样保持结构前端网络失配、采样电容失配、运放（OTA）增益误差和失调、运放增益非线性误差等非理想效应。尽管一些非理想效应可以通过冗余位结构校正,如比较器失调。但电容失配,余量放大器有限开环增益,非线性等非理想因素限制使得流水线无法达到设计所需的效果,从而限制了其性能提高和应用。本论文设计了一款基于深亚微米CMOS工艺下的高速中精度流水线模数转换器,基于0.18μm工艺设计并实现。基于所提出的优化方法对中精度流水线结构模拟单元进行优化。经过投片并测试,证明了优化设计方法在不增加额外功耗和版图面积条件下可以有效提升A/D转换器性能。流水线结构A/D转换器的校准技术一直是近几年的研究热点,本论文针对目前两大类校准方法,确定性校准方法和统计性校准方法进行了研究。本文对比了不同的数字校准方法对于余量增益数模转换单元（MDAC）中的一阶增益误差、电容失配误差和增益非线性误差的校准方式,对已有算法技术的优势及不足进行分析。分裂（Split）型确定校准方法通过两通道分裂采样相同输入的方式进行校准,因其具有极快的收敛速度因而得到应用。但是其依赖相同输入的结构特征,使其在高速流水线应用中,时钟歪斜和版图失配会严重影响子通道匹配特性。本文提出一种补偿时间失配的Split结构算法,其适用于高速流水线模数转换器应用,而不需严格的时钟及采样网络版图匹配。仿真结果证明了其在高速条件下具有极大的时钟及版图失配容限,适用于高速流水线校准应用。统计性校准方式中主要依靠伪随机码（PN code）通过信号通路注入的方式分离误差系数。其校准周期较长,但几乎不增加模拟设计开销,也仅仅较小的改动模拟单元结构。但已有的统计性校准方法无法有效校准高量化位数MDAC结构中的电容失配问题,本文结合实际适用情况,提出了一种适合高量化位数MDAC分级下电容失配均衡的校准算法,同时也可以校准增益误差和非线性误差的影响。并给出理论推导和流水线结构建模分析。仿真结果表明,所提出的算法适用于高速高精度流水线A/D转换器中,提高了算法收敛速度,有效地提升了校准后流水线A/D转换器的动态性能。本文最后给出了一种低电源电压、16位100MSPS高速高精度流水线模数转换器,针对其中MDAC结构、OTA、自举开关、比较器等重要模拟单元,根据其所应用环境提出新的结构或优化方案,提高了其参数性能。结合前面提出的伪随机码注入数字后台校准技术,校准其增益误差、电容失配和非线性误差带来的影响,校准仿真结果证明其可以有效提升流水线A/D转换器的无杂散动态范围和有效位数。并给出后仿真结果和版图设计,证明所设计流水线A/D转换器满足基本设计需求,适用在高速高精度信号处理,无线通信和图形处理系统中。
陈昌明,邵高平,汪洋,王韩[9]（2016）在《基于FMC的双通道高速信号采集卡的设计与实现》文中指出针对软件无线电系统的模拟信号数字化,设计了基于FMC标准的双通道高速信号采集卡,着重讨论了信号采集卡模拟调理电路、电源系统、时钟网络等关键电路的设计方法以及数模混合系统高速PCB设计应遵循的主要原则,并设计了FPGA承载板的A/D接口逻辑。
蒲璞[10]（2014）在《ADC/DAC演示平台设计》文中研究指明模拟/数字转换器（简称A/D转换器,或ADC）,数字/模拟转换器（简称D/A转换器,或DAC）是装备系统中的核心器件。微电子行业的迅猛发展,促进了底层元器件逐步走向系统集成化;ADC、DAC的发展也是如此,正逐渐从单纯的数模信号转换发展到集成有SPI、PLL、多时钟域同步、数字校准等功能的小系统电路。系统设计中对ADC、DAC转换器的速度、精度有着越来越高的要求,高速、高精度ADC、DAC转换器的需求日益迫切。目前国内正在开展核心元器件设计研究,正在逐步缩小与国外的设计、封装技术差距。由于受测试条件的限制,行业内对ADC、DAC的测试手段单一,长期使用实验室测试方法,目前使用的常规测试手段:一是基于积木式仪器进行测试,包括逻辑分析仪,信号源,频谱仪等,此方法测试效率低,测试设计繁琐;二是基于大型测试系统SOC 93000进行测试,测试设计简单,软件配置繁琐。两种测试手段基本能确保目前的各类ADC、DAC测试。但是,现在的整机用户不仅需要获得参数性能高的电路,而且还希望我们能够提供应用方案,并能在现场进行ADC、DAC关键参数的演示。为了满足市场发展的需要,开展这类电路演示平台建设非常有意义。本论文的目的基于国产DDS、ADC、DAC等开发的关键参数的演示平台,该平台由软硬件两部分构成。硬件部分包括用于信号产生的DDS板卡/DAC板卡、用于信号采集的ADC板卡、用于缓存和传输的数据板卡、用于通讯和控制的主控板等;软件部分采用Labview开发,拥有集通讯、控制、计算、显示为一体的人机界面。平台解决了FPGA对ADC高速数据采集、FPGA和USB主控芯片的接口、PC机端的USB通信、控制和数据处理等关键技术。某国产DDS+ADC的联合演示性能达到了SNR=70.8 dB、SFDR=84.9 dB。该平台具有精度高、完全脱离仪器、携带方便、界面友好、采用模块化设计易于扩展等特点。通过本项目的实施,为用户提供了直观的演示系统,实现了完全脱离仪器对转换器现场演示;研究的内容对放大器、高速数字电路、电源管理等其他模拟集成电路演示系统的研制提供了很大的借鉴作用,该项目的设计具有自主知识产权。
二、如何选择高速A/D转换器（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、如何选择高速A/D转换器（论文提纲范文）
（1）高速原子力显微镜技术及系统研究（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 微纳米技术与扫描探针显微镜 |
| 1.2 原子力显微镜(AFM)的主要扫描模式 |
| 1.2.1 等高模式 |
| 1.2.2 恒力模式 |
| 1.2.3 轻敲模式 |
| 1.3 AFM的结构形式 |
| 1.3.1 立式AFM |
| 1.3.2 卧式AFM |
| 1.3.3 液相AFM |
| 1.3.4 大样品大范围AFM |
| 1.3.5 小型化AFM |
| 1.4 高速AFM扫描与反馈控制要求 |
| 1.4.1 高速AFM对微探针的要求 |
| 1.4.2 高速AFM扫描器的性能要求 |
| 1.4.3 高速AFM的扫描与反馈控制系统 |
| 1.5 本文的主要研究内容与创新点 |
| 2 高速AFM原理及仿真研究 |
| 2.1 高速AFM原理 |
| 2.2 高速AFM的关键问题研究 |
| 2.2.1 探针-样品间作用力 |
| 2.2.2 微探针的力学特性 |
| 2.2.3 微探针-样品动力学模型 |
| 2.2.4 高速扫描控制的关键技术问题 |
| 2.2.5 PID反馈控制的关键问题 |
| 2.3 AFM扫描器的理论与仿真研究 |
| 2.3.1 叠层式压电陶瓷 |
| 2.3.2 管状压电陶瓷研究 |
| 2.3.3 单管四象限扫描器研究 |
| 2.3.4 三脚架扫描器仿真研究 |
| 2.3.5 二象限片状压电陶瓷扫描器的理论研究 |
| 2.3.6 四象限片状压电陶瓷扫描器的仿真研究 |
| 3 高速AFM的新方法及控制方案研究 |
| 3.1 高速AFM系统总体方案 |
| 3.2 高速AFM探头设计 |
| 3.2.1 高速AFM探头的总体结构 |
| 3.2.2 组合式高速扫描器设计 |
| 3.2.3 光电检测模块设计 |
| 3.3 高速AFM的扫描与反馈控制方案 |
| 3.3.1 AFM的常速扫描与反馈控制方案 |
| 3.3.2 高速AFM的X轴分离式控制方案 |
| 3.3.3 基于网线与微小型控制器的高速AFM控制方案 |
| 3.3.4 基于WiFi与微小型控制器的高速AFM控制方案 |
| 3.3.5 高速AFM的反馈控制方式 |
| 4 高速AFM系统研制 |
| 4.1 高速AFM的总体结构 |
| 4.2 高速AFM探头及扫描器的研制 |
| 4.2.1 光电检测模块研制 |
| 4.2.2 组合式高速扫描器研制 |
| 4.3 嵌入式控制系统研制 |
| 4.3.1 基于树莓派的微型电脑模块设计 |
| 4.3.2 微小型高速A/D&D/A接口卡 |
| 4.3.3 上位机与嵌入式控制系统的连接及通讯 |
| 4.4 高速AFM控制电路系统研制 |
| 4.4.1 前置放大电路 |
| 4.4.2 Z向反馈控制电路模块 |
| 4.4.3 XY扫描信号低压放大电路模块 |
| 4.4.4 XYZ高压放大电路设计 |
| 4.4.5 低压与高压直流电源 |
| 4.5 高速AFM的微小型控制器研究 |
| 4.5.1 前置放大器 |
| 4.5.2 Z向反馈控制电路 |
| 4.5.3 推拉式XY扫描控制电路 |
| 4.5.4 微小型直流供电模块设计 |
| 4.6 高速AFM扫描成像软件研制 |
| 4.6.1 软件结构框架设计 |
| 4.6.2 扫描成像软件开发 |
| 5 高速AFM性能测试研究 |
| 5.1 光电检测模块的灵敏度特性 |
| 5.2 高速AFM的控制系统性能测试研究 |
| 5.2.1 扫描控制信号测试 |
| 5.2.2 高速AFM控制电路系统的性能研究 |
| 5.2.3 高速AFM微小型控制器的特性研究 |
| 5.3 组合式高速扫描器的扫描成像特性研究 |
| 5.3.1 三脚架扫描器的特性研究 |
| 5.3.2 四象限片状压电陶瓷扫描器的特性研究 |
| 6 高速AFM的扫描成像实验研究 |
| 6.1 基于高速AFM控制机箱的扫描成像实验 |
| 6.1.1 高速AFM的常速扫描实验研究 |
| 6.1.2 高速AFM的X轴分离式扫描成像 |
| 6.1.3 扫描成像的稳定性与重复性测试 |
| 6.2 基于微小型控制器的高速扫描成像实验研究 |
| 6.2.1 高速扫描成像 |
| 6.2.2 视频级高速扫描成像 |
| 6.2.3 扫描成像的稳定性与重复性测试 |
| 6.3 基于WiFi与微小型控制器的高速扫描成像实验研究 |
| 6.3.1 高速扫描成像 |
| 6.3.2 准视频级高速扫描成像 |
| 7 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 参考文献 |
| 作者简历 |
| 攻读博士期间发表的论文情况及其他研究成果 |
（2）高速CMOS时间域A/D转换器关键技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.3 论文内容与结构安排 |
| 第二章 A/D转换器概述 |
| 2.1 A/D转换器原理 |
| 2.2 A/D转换器基本架构 |
| 2.2.1 Flash ADC |
| 2.2.2 逐次逼近型ADC |
| 2.2.3 积分型ADC |
| 2.2.4 基于时间的ADC |
| 2.3 A/D转换器的性能指标 |
| 2.3.1 静态特性指标 |
| 2.3.2 动态特性指标 |
| 2.4 小结 |
| 第三章 时间域A/D转换器关键技术分析 |
| 3.1 采样保持电路 |
| 3.2 电压时间转换器 |
| 3.3 时间数字转换器 |
| 3.3.1 计数器型时间数字转换器 |
| 3.3.2 延时线型时间数字转换器 |
| 3.3.3 差分环形振荡器型时间数字转换器 |
| 3.3.4 混合型时间数字转换器 |
| 3.4 非理想因素 |
| 3.4.1 系统噪声分析 |
| 3.4.2 采样时钟抖动 |
| 3.4.3 临界电压检测器延时误差 |
| 3.5 时间域与电压域结构的对比 |
| 3.6 小结 |
| 第四章 10位400MS/s时间域A/D转换器 |
| 4.1 系统结构 |
| 4.2 采样保持电路 |
| 4.3 差分电压时间转换器 |
| 4.3.1 架构选取 |
| 4.3.2 高线性度电流源 |
| 4.3.3 临界电压检测模块 |
| 4.3.4 工作分析 |
| 4.4 时间数字转换器 |
| 4.5 测试结果与分析 |
| 4.6 小结 |
| 第五章 总结与展望 |
| 5.1 工作总结 |
| 5.2 未来展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（3）智能高频脉冲参数测量系统设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状与发展趋势 |
| 1.3 研究内容及论文结构 |
| 第二章 基于FPGA的脉冲信号测量及处理技术 |
| 2.1 FPGA锁相环及数字移相 |
| 2.1.1 FPGA锁相环基本原理 |
| 2.1.2 锁相环在频率合成电路中的应用 |
| 2.1.3 数字移相技术 |
| 2.2 基于A/D转换的高速数据采集 |
| 2.2.1 A/D转换原理及过程 |
| 2.2.2 A/D转换采样保持性能分析 |
| 2.2.3 量化与量化误差 |
| 2.3 本章小节 |
| 第三章 系统总体方案及硬件设计 |
| 3.1 系统整体设计 |
| 3.2 信号处理电路及系统硬件设计 |
| 3.2.1 量程处理电路 |
| 3.2.2 滤波整形电路 |
| 3.2.3 A/D转换电路 |
| 3.2.4 单片机与FPGA最小系统 |
| 3.2.5 系统供电电路设计 |
| 3.2.6 无线数据传输模块 |
| 3.2.7 SPI通信 |
| 3.3 本章小结 |
| 第四章 脉冲信号参数测量实现 |
| 4.1 脉冲信号幅值测量 |
| 4.1.1 基于峰值检波法的脉冲幅值测量方法 |
| 4.1.2 基于高速数据采集的脉冲幅值测量方法 |
| 4.2 脉冲信号频率测量 |
| 4.2.1 直接测频法 |
| 4.2.2 等精度测频法 |
| 4.2.3 基于数字移相的等精度测频法 |
| 4.3 脉冲信号宽度测量 |
| 4.4 脉冲信号上升时间测量 |
| 4.4.1 基于窗口比较器的脉冲上升时间测量方法 |
| 4.5 本章小结 |
| 第五章 系统测试与误差分析 |
| 5.1 系统幅度测量模块测试 |
| 5.1.1 A/D数据采集模块测试 |
| 5.1.2 系统幅值实际测量 |
| 5.2 系统频率测量模块测试 |
| 5.2.1 脉冲信号频率测量误差分析 |
| 5.2.2 系统频率实际测量 |
| 5.3 系统脉冲宽度测量模块测试 |
| 5.3.1 系统脉冲宽度测量误差分析 |
| 5.3.2 系统脉冲宽度实际测量 |
| 5.4 系统脉冲宽度测量模块测试 |
| 5.4.1 系统脉冲上升时间测量误差分析 |
| 5.4.2 系统脉冲上升时间实际测量 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间发表论文情况 |
| 附录 A 系统总电路图 |
| 附录 B RTL模块图 |
| 附录 C 系统整体仿真时序图 |
| 附录 D 实物展示 |
（4）高速A/D转换器的关键电路及可测性设计（论文提纲范文）
| 致谢 |
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外A/D转换器研究现状 |
| 1.3 A/D转换器的可测性发展与研究现状 |
| 1.4 本文的主要工作及组织架构 |
| 第2章 A/D转换器的原理及性能指标 |
| 2.1 A/D转换器的原理 |
| 2.2 A/D转换器的性能指标 |
| 2.2.1 A/D转换器的静态指标 |
| 2.2.2 A/D转换器的动态指标 |
| 2.3 常见A/D转换器的架构 |
| 2.3.1 全并行A/D转换器 |
| 2.3.2 折叠插值A/D转换器 |
| 2.3.3 流水线A/D转换器 |
| 2.4 本章小结 |
| 第3章 8位折叠插值A/D转换器的关键电路设计 |
| 3.1 折叠插值A/D转换器设计的整体考虑 |
| 3.1.1 本文折叠插值A/D转换器的架构 |
| 3.1.2 内插折叠的作用及原理 |
| 3.1.3 核心量化通路时序 |
| 3.2 高精度参考电阻串的设计 |
| 3.2.1 参考电阻串的结构 |
| 3.2.2 馈通效应及减小方法 |
| 3.3 带平均电阻网络的预放大器设计 |
| 3.3.1 预放大器的带宽计算 |
| 3.3.2 减小预放大级失调电压的方法 |
| 3.3.3 边界效应的处理 |
| 3.4 折叠器的设计 |
| 3.4.1 折叠器的原理 |
| 3.4.2 折叠器的失调误差 |
| 3.5 级间放大器与内插电路的设计 |
| 3.6 比较器 |
| 3.6.1 比较器的结构与选择 |
| 3.6.2 比较器的设计和仿真 |
| 3.7 低温漂的基准电路设计 |
| 3.8 整体的仿真结果 |
| 3.9 本章小结 |
| 第4章 折叠插值A/D转换器的可测性设计 |
| 4.1 可测性设计概述 |
| 4.2 本文可测试设计的架构及SPI电路设计 |
| 4.3 FSR电路的测试及原理 |
| 4.4 前台校准向量的测试 |
| 4.5 数字校准模块的测试 |
| 4.6 编码电路的测试 |
| 4.7 本章小结 |
| 第5章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 参考文献 |
| 攻读硕士学位期间的学术活动及成果情况 |
（5）8位高速A/D转换器的研究与设计（论文提纲范文）
| 致谢 |
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.3 论文主要工作和结构安排 |
| 第二章 高速A/D转换器的原理及典型架构 |
| 2.1 A/D转换器原理 |
| 2.2 A/D转换器性能指标 |
| 2.2.1 A/D转换器的静态性能指标 |
| 2.2.2 A/D转换器的动态性能指标 |
| 2.3 高速A/D转换器的结构 |
| 2.3.1 快闪型A/D转换器 |
| 2.3.2 两步式A/D转换器 |
| 2.3.3 流水线型A/D转换器 |
| 2.3.4 折叠插值A/D转换器架构 |
| 2.4 本章小结 |
| 第三章 高速折叠插值A/D转换器的架构设计与建模 |
| 3.1 高速A/D转换器折叠插值电路及参数分析 |
| 3.1.1 折叠插值基本原理 |
| 3.1.2 折叠方式选择 |
| 3.1.3 插值方式选择 |
| 3.1.4 高速折叠器性能分析 |
| 3.1.5 高速插值电路插值性能考虑 |
| 3.2 高速折叠插值A/D转换器架构设计及建模 |
| 3.2.1 高速架构选择 |
| 3.2.2 架构参数设计 |
| 3.2.3 关键电路建模 |
| 3.2.4 系统模型及仿真 |
| 3.3 本章小结 |
| 第四章 折叠插值A/D转换器速度优化及电路设计 |
| 4.1 模拟预处理电路速度优化 |
| 4.2 参考电阻串与高速预放大器的设计 |
| 4.2.1 参考电阻串的设计 |
| 4.2.2 高速预放大器的设计 |
| 4.3 折叠器的设计 |
| 4.3.1 高速折叠电路设计 |
| 4.3.2 折叠器仿真结果 |
| 4.4 分布式级间采样保持电路与分布式级间放大器 |
| 4.4.1 分布式采样保持电路设计 |
| 4.4.2 级间采样保持电路仿真 |
| 4.4.3 级间放大电路设计 |
| 4.5 高速比较器的设计与优化 |
| 4.5.1 高速比较器的结构选择 |
| 4.5.2 前置放大器设计 |
| 4.5.3 可再生锁存器设计 |
| 4.6 整体电路仿真 |
| 4.7 本章小结 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 参考文献 |
| 攻读硕士学位期间的学术活动及成果情况 |
（6）10-bit高速折叠插值A/D转换器关键电路设计（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 第1章 引言 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.3 本论文的工作和结构安排 |
| 第2章 A/D转换器的性能指标及结构 |
| 2.1 A/D转换器的基本原理 |
| 2.2 A/D转换器的性能指标 |
| 2.2.1 静态特性 |
| 2.2.2 动态特性 |
| 2.3 高速A/D转换器的类型 |
| 2.3.1 快闪型A/D转换器 |
| 2.3.2 两步式A/D转换器 |
| 2.3.3 流水线A/D转换器 |
| 2.3.4 折叠插值A/D转换器 |
| 2.4 本章小结 |
| 第3章 折叠插值A/D转换器的原理及非理想因素 |
| 3.1 参考电压产生电路的原理及非理想因素 |
| 3.1.1 电阻失配 |
| 3.1.2 后级电路的馈通干扰 |
| 3.2 预放大器的原理及非理想因素 |
| 3.3 折叠电路的原理及非理想因素 |
| 3.3.1 折叠电路的过零点偏移 |
| 3.3.2 折叠电路的非线性误差 |
| 3.3.3 折叠电路的倍频效应 |
| 3.4 插值电路的原理及非理想因素 |
| 3.4.1 环形电阻插值网络 |
| 3.4.2 插值非线性误差 |
| 3.4.3 高倍电阻插值误差 |
| 3.4.4 插值增益误差 |
| 3.4.5 电阻插值延迟误差 |
| 3.5 本章小结 |
| 第4章 折叠插值A/D转换器的关键电路设计 |
| 4.1 量化通路的架构及时序 |
| 4.1.1 量化通路的架构 |
| 4.1.2 量化通路的时序 |
| 4.2 参考电压产生电路 |
| 4.3 预放大器 |
| 4.3.1 预放大器的设计及仿真 |
| 4.3.2 预放大阵列的设计考虑 |
| 4.3.3 预放大阵列的仿真 |
| 4.4 折叠电路 |
| 4.4.1 折叠电路的设计及仿真 |
| 4.4.2 折叠电路的增益及线性度调节 |
| 4.4.3 六级折叠电路的仿真 |
| 4.5 插值电路 |
| 4.6 平均电阻网络 |
| 4.6.1 失调平均原理 |
| 4.6.2 失调平均仿真 |
| 4.7 比较器 |
| 4.8 本章小结 |
| 第5章 整体电路仿真 |
| 5.1 静态仿真 |
| 5.2 动态仿真 |
| 第6章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 攻读硕士学位期间的学术活动及成果情况 |
（7）基于FPGA飞行控制计算机高精度模拟量单元研究（论文提纲范文）
| 摘要 |
| abstract |
| 注释表 |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 国内外研究现状 |
| 1.3 研究背景与基础 |
| 1.3.1 研究背景 |
| 1.3.2 本单位研究基础 |
| 1.4 研究内容和章节安排 |
| 1.4.1 研究内容 |
| 1.4.2 章节安排 |
| 第二章 飞行控制计算机模拟量单元方案设计 |
| 2.1 引言 |
| 2.2 工作原理 |
| 2.3 模拟量单元需求分析 |
| 2.4 模拟量采样误差原因 |
| 2.5 设计方案 |
| 2.5.1 模拟量单元模块划分 |
| 2.5.2 模拟量输入模块精度计算量分配设计 |
| 2.5.3 模拟量单元数据传输设计 |
| 2.6 傅立叶变换 |
| 2.7 本章小结 |
| 第三章 飞行控制计算机模拟量单元硬件详细设计 |
| 3.1 引言 |
| 3.2 模拟量单元输入模块硬件设计 |
| 3.2.1 信号传输转换设计 |
| 3.2.2 抗干扰电路设计 |
| 3.2.3 A/D转换通道设计 |
| 3.3 模拟量单元最小系统设计 |
| 3.4 模拟量单元输出模块硬件设计 |
| 3.5 模拟量单元信号传输通道设计 |
| 3.6 系统电源设计 |
| 3.7 模拟量单元的PCB设计 |
| 3.7.1 系统电路板的布局布线设计 |
| 3.7.2 系统电磁兼容(EMC)处理 |
| 3.7.3 系统硬件抗干扰措施 |
| 3.8 系统硬件设计结果及分析 |
| 3.9 本章小结 |
| 第四章 飞行控制计算机模拟量单元软件设计 |
| 4.1 引言 |
| 4.2 数字滤波器 |
| 4.3 FIR滤波器的结构及设计方法 |
| 4.3.1 FIR滤波器的结构 |
| 4.3.2 基于FPGA的FIR滤波器的算法设计 |
| 4.3.3 FIR滤波器的设计及实现 |
| 4.4 模拟量单元软件方案总体设计 |
| 4.4.1 模拟量单元FPGA调试开发 |
| 4.4.2 自定义IP核的软件设计 |
| 4.4.3 用户IP核的设计实现 |
| 4.4.4 IP核实现模拟量单元数据转换 |
| 4.4.5 缓冲区设计 |
| 4.5 飞行控制软件设计 |
| 4.6 本章小结 |
| 第五章 系统测试与验证 |
| 5.1 引言 |
| 5.2 测试验证目的 |
| 5.3 基本性能测试 |
| 5.3.1 系统试验平台及环境 |
| 5.3.2 试验方案设计 |
| 5.3.3 测试试验及结果分析 |
| 5.4 飞行控制系统集成测试 |
| 5.5 试验结论 |
| 5.6 本章小结 |
| 第六章 总结与展望 |
| 6.1 课题工作总结 |
| 6.2 后续工作展望 |
| 参考文献 |
| 致谢 |
| 在学期间的研究成果及发表的学术论文 |
（8）高速流水线模数转换器结构优化及数字校准技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 本论文的研究目的与意义 |
| 1.2 模数转换器发展趋势 |
| 1.3 本论文的主要研究方向与创新点 |
| 1.4 论文的组织结构 |
| 第二章 常见模数转换器结构及特性分析 |
| 2.1 A/D转换器的结构及分类 |
| 2.2 常用模数转换器性能表征参数 |
| 2.2.1 静态性能指标 |
| 2.2.2 动态特性参数 |
| 2.3 A/D转换器的结构及分类 |
| 2.3.1 快闪式型A/D转换器结构及特点 |
| 2.3.2 折叠内插型A/D转换器结构及特点 |
| 2.3.3 逐次逼近型A/D转换器结构及特点 |
| 2.3.4 流水线型A/D转换器结构及特点 |
| 2.3.5 主要几种A/D转换器特点对比 |
| 2.4 流水线型A/D转换器特点及发展趋势 |
| 2.5 本章小结 |
| 第三章 流水线A/D转换器设计关键及非理想因素 |
| 3.1 流水线结构中关键模块概述 |
| 3.1.1 采样保持(S/H)模块与无采样保持(SHA-less)结构 |
| 3.1.2 OTA结构 |
| 3.1.3 MDAC结构特点与冗余相加校正 |
| 3.1.4 比较器失调电压和回踢(Kick-back)噪声 |
| 3.2 MDAC结构关键非理想因素 |
| 3.2.1 SHA-less结构前端采样失配 |
| 3.2.2 OTA失调电压 |
| 3.2.3 OTA有限增益带宽 |
| 3.2.4 OTA寄生电容 |
| 3.2.5 增益非线性误差 |
| 3.2.6 MDAC采样电容失配 |
| 3.2.7 数字校准技术对非理想因素的校正 |
| 3.3 MDAC噪声分析和功耗优化 |
| 3.3.1 MDAC等效噪声分析 |
| 3.3.2 一种MDAC量化位数分级结构及噪声功耗模型 |
| 3.4 本章总结 |
| 第四章 8位80MSPS流水线A/D转换器优化及实现 |
| 4.1 设计背景 |
| 4.2 流水线级整体量化位数分级选择 |
| 4.3 MDAC结构设计及传输开关优化 |
| 4.4 一种基于gm/Id方法设计的两级密勒补偿运算放大器 |
| 4.4.1 OTA小信号建模分析 |
| 4.4.2 MATLAB建模及gm/Id优化方法 |
| 4.5 比较器选取及结构优化 |
| 4.6 测试结果及分析 |
| 4.7 本章总结 |
| 第五章 基于流水线结构的数字后台校准技术及研究 |
| 5.1 研究背景 |
| 5.2 常见数字校准方法 |
| 5.2.1 前台校准方法 |
| 5.2.2 后台校准方法 |
| 5.3 Split数字后台校准方法及研究 |
| 5.3.1 Split后台校准基本原理 |
| 5.3.2 一种适用于高速流水线A/D转换器的Split后台校准算法 |
| 5.4 统计型数字后台校准方法及研究 |
| 5.4.1 统计型数字后台校准 |
| 5.4.2 一种适用于高精度流水线A/D转换器的伪随机校准算法 |
| 5.5 Split算法与伪随机算法对比及适用范围 |
| 5.6 本章总结 |
| 第六章 一种16位100MSPS流水线A/D转换器 |
| 6.1 引言 |
| 6.2 整体结构以及重要设计指标 |
| 6.2.1 电容大小与级间缩减的选取与优化 |
| 6.2.2 MDAC的结构选取与优化 |
| 6.2.3 系统整体结构 |
| 6.2.4 数字校准算法选择与优化 |
| 6.3 MDAC结构及优化 |
| 6.3.1 第一级高位数MDAC结构 |
| 6.4 第二至第四级MDAC和Flash结构 |
| 6.4.1 第二至四级MDAC的结构 |
| 6.4.2 后端FlashA/D转换器的结构 |
| 6.5 一种适用于低压高增益带宽的多级密勒补偿OTA电路 |
| 6.5.1 低电源电压下OTA结构选取 |
| 6.5.2 指标的确立 |
| 6.5.3 基于多级嵌套密勒补偿OTA原理 |
| 6.5.4 多级运放的仿真结果 |
| 6.6 低失调电压三级预防大比较器 |
| 6.7 偏置及参考电平电路 |
| 6.8 一种体效应补偿高线性度自举开关 |
| 6.9 一种基于比较器伪随机抖动注入的数字后台校准算法 |
| 6.9.1 数字后台校准结构选择 |
| 6.9.2 基于比较器伪随机抖动的注入算法 |
| 6.9.3 伪随机码产生电路 |
| 6.9.4 伪随机码控制参考电平网络的实现 |
| 6.9.5 算法仿真条件及验证 |
| 6.10 仿真结果及版图布局 |
| 6.11 小结 |
| 第七章 总结与展望 |
| 7.1 研究结论 |
| 7.2 研究展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（9）基于FMC的双通道高速信号采集卡的设计与实现（论文提纲范文）
| 0 引言 |
| 1 整体方案 |
| 2 设计实现 |
| 2.1 A/D转换器芯片选型 |
| 2.2 模拟调理电路 |
| 2.3 电源系统 |
| 2.4 时钟网络 |
| 2.5 高速PCB设计 |
| 3 FPGA接口逻辑设计 |
| 4 结束语 |
（10）ADC/DAC演示平台设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 A/D、D/A设计现状 |
| 1.2 A/D、D/A测试现状 |
| 1.3 项目研制背景 |
| 1.4 论文结构 |
| 第二章A/D、D/A转换器原理和分类 |
| 2.1 A/D转换器原理和分类 |
| 2.2 D/A转换器原理和分类 |
| 2.3 A/D转换器参数定义和测试原理 |
| 2.3.1 动态测试 |
| 2.3.2 线性测试 |
| 2.4 D/A转换器参数定义和测试原理 |
| 2.5 测试分析 |
| 2.6 演示产品主要功能 |
| 2.7 本章小结 |
| 第三章 演示平台硬件设计 |
| 3.1 总体思路 |
| 3.2 演示参数表 |
| 3.3 技术方案 |
| 3.3.1 总线结构 |
| 3.3.2 主控板 |
| 3.3.2.1 主控板硬件 |
| 3.3.2.3 主控板固件 |
| 3.3.3 DDS子板 |
| 3.3.3.1 DDS子板硬件 |
| 3.3.3.2 DDS子板固件 |
| 3.3.3.3 DDS子板性能参数 |
| 3.3.4 ADC子板 |
| 3.3.4.1 ADC子板硬件 |
| 3.3.4.2 ADC子板固件 |
| 3.3.4.3 ADC子板性能参数 |
| 3.3.5 DAC子板 |
| 3.3.5.1 DAC子板硬件 |
| 3.3.5.2 DAC子板固件 |
| 3.3.5.3 DAC子板性能参数 |
| 3.3.6 高速ADC子板 |
| 3.3.6.1 高速ADC子板硬件 |
| 3.3.6.2 高速ADC子板固件 |
| 3.3.6.3 高速ADC子板性能参数 |
| 3.4 本章小结 |
| 第四章 演示平台软件设计 |
| 4.1 软件整体流程图 |
| 4.2 程序主界面设计 |
| 4.3 USB读写程序 |
| 4.4 DDS控制模块 |
| 4.4.1 前面板 |
| 4.4.2 前面板程序流程图 |
| 4.5 VOLTMETER模块 |
| 4.5.1 前面板窗 |
| 4.5.2 程序流程图 |
| 4.6 ADC模块 |
| 4.6.1 前面板窗 |
| 4.6.2 程序流程图 |
| 4.6.3 ADC+DDS模块 |
| 4.7 高速ADC模块 |
| 4.7.1 前面板 |
| 4.7.2 前面板程序流程图 |
| 4.7.3 高速ADC窗 |
| 4.8 本章小结 |
| 第五章 演示平台硬件、软件测试 |
| 5.1 硬件测试 |
| 5.2 软件测试 |
| 5.2.1 VoltMeter模块测试 |
| 5.2.2 DDS模块测试 |
| 5.2.3 14位ADC模块测试 |
| 5.2.4 高速ADC模块测试 |
| 5.3 本章小结 |
| 第六章 结果 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的研究成果 |
四、如何选择高速A/D转换器（论文参考文献）
- [1]高速原子力显微镜技术及系统研究[D]. 王英达. 浙江大学, 2020(02)
- [2]高速CMOS时间域A/D转换器关键技术研究[D]. 朱冬琳. 西安电子科技大学, 2019(02)
- [3]智能高频脉冲参数测量系统设计[D]. 向广兴. 大连工业大学, 2018(08)
- [4]高速A/D转换器的关键电路及可测性设计[D]. 曾凤姣. 合肥工业大学, 2018(02)
- [5]8位高速A/D转换器的研究与设计[D]. 卫海燕. 合肥工业大学, 2018(02)
- [6]10-bit高速折叠插值A/D转换器关键电路设计[D]. 程海玲. 合肥工业大学, 2017(02)
- [7]基于FPGA飞行控制计算机高精度模拟量单元研究[D]. 原兵兵. 南京航空航天大学, 2017(02)
- [8]高速流水线模数转换器结构优化及数字校准技术研究[D]. 董嗣万. 西安电子科技大学, 2017(01)
- [9]基于FMC的双通道高速信号采集卡的设计与实现[J]. 陈昌明,邵高平,汪洋,王韩. 信息工程大学学报, 2016(03)
- [10]ADC/DAC演示平台设计[D]. 蒲璞. 电子科技大学, 2014(03)