一、基于刻蚀工艺的IC关键面积计算模型与实现方法（论文文献综述）
屈晓庆[1]（2021）在《硅通孔（TSV）热应力分析及优化》文中研究说明现如今,高速发展的电子工业对微电子技术提出了更高的要求,希望微系统的功能密度和性能不断提高。由于集成电路器件特征尺寸逼近物理极限,为了摩尔定律的延续,新器件和三维集成电路（Three-dimensional integrated circuit,3 DIC）为解决传统集成电路中的问题提供了新思路,至此,发展进入后摩尔时代。硅通孔（Through-siliconvia,TSV）技术对集成电路技术的格局产生颠覆性影响。TSV使芯片在三维方向堆叠密度最大化,被认为是3D IC互连最佳解决方案之一。TSV不仅带来了良好机遇,也带来新的挑战,其中最为显着的问题是材料间热膨胀系数失配导致的热应力问题。热应力过大会导致电路功能失效、器件性能漂移等可靠性问题,如何有效减小TSV热应力及其在衬底引入的阻止区（Keep-outzone,KOZ）成为亟需解决的问题。为了分析及优化TSV引入的应力,本文基于圆柱型TSV（Cylindrical TSV,C-TSV）,在ANSYS Workbench软件中进行建模仿真,运用有限单元法的思想,分析其材料特性、结构参数对热应力的影响;提出了环形沟槽隔离（Annularshallowtrenchisolation,A-STI）、方形和圆形沟槽以及金属层部分填充的环形TSV（A-TSV）结构来有效的减小TSV周围衬底处应力以减小KOZ,从而提高集成度;建立了有沟槽结构的双层单根C-TSV在面对面及面对背两种键合方式下的模型。对于C-TSV,对比了厚度及材料不同组合形式下von Mises应力情况,结果表明,BCB介质层能有效减小TSV铜柱引入的应力,材料特性对应力的影响较大,增加厚度取得的收益有限。退火温度越高,TSV引入的应力越大。与没有A-STI的C-TSV相比,pMOS沟道方向与应力方向垂直时,A-STI使KOZ减小了 13.6%;nMOS沟道方向与应力方向平行时,A-STI使KOZ减小了 15.4%。方形沟槽深度为2μm时可将大部分应力拦截沟槽内,圆形沟槽则需要深度为5μm才会有类似结果,这是因为TSV引入的应力为花瓣形,形状近似的方形沟槽更符合应力分布。总的来说方形沟槽使KOZ降低了 70.94%,圆形沟槽使KOZ降低了 69.3 6%。对于A-TSV,对比介质层及氧化层填充不同材料时的von Mises应力,相较于填充SiO2,金属层内部填充BCB时,会使TSV引入的热应力增大;金属层外部为BCB时会减小应力,与C-TSV相比,A-TSV至多可将KOZ减小24%。双层单根C-TSV模型中,对比不同区域的von Mises应力,应力集中区域位于微凸点上,具体在凸点在与衬底及键合层的相接触的地方。对比微凸点不同半径下的凸点最大应力、上层C-TSV下表面最大应力以及下层C-TSV上表面最大应力,微凸点半径为6μm时,上述应力均达最小值。
董延涛[2]（2021）在《SiC双极型晶体管线性稳压器的设计》文中提出随着航空航天、地热钻孔以及石油勘探等对温度要求很高的极端应用环境的出现,使得传统的硅基集成电路难以满足这些环境的要求。而碳化硅的禁带宽度较大,且具有良好的热导率,可以满足高温环境的需求。但是高温SiC BJT的集成电路设计还面临着各个子电路模块的温度补偿等问题。针对这些存在的问题,本文研究了不同类型外延层制作的SiC集成电阻的温度特性,分析了 SiC线性稳压器中每个子模块电路的温度依赖性,并基于子模块的温度特性分析完成了线性稳压器的设计。最后给出了 SiC集成电路的工艺流程,并完成了 SiC BJT线性稳压器的版图设计。主要研究内容和结果如下:1.研究了 SiC集成电阻的温度特性关系。结果表明,用n型高掺杂集电极层制作的集成电阻的方块电阻随着温度的升高而升高,在300K-773K温度范围内的变化为158Ω/sq-192Ω/sq;而p型基极层制作的集成电阻的方块电阻随着温度的升高而下降,在300K-773K温度范围内变化为27KΩ/sq-6KΩ/sq。2.对电流镜、误差放大器、缓冲级以及反馈网络几个模块的温度特性进行了研究。结果表明,比例式电流镜电路在300K-77K温度范围内输出电流的波动方差较小,仅为0.01;误差放大器采用达林顿结构的输入级可以增加电流放大增益;缓冲级电路采用射极跟随器结构来实现,可以满足低输出阻抗以及高带宽的要求;反馈网络电阻的比例形式也可以有效降低温度变化对方块电阻的影响。采用上述各个模块可以有效提升电路的温度稳定性。3.设计了一款可在300K-773K温度范围内稳定工作的SiC线性稳压器,并进行了仿真。通过仿真可以得到,SiC线性稳压器的输出电压可以达到15V,负载电流最高可以达到150mA,输出电压在整个温度范围内的变化小于2%;线性调整率在整个温度范围内的变化为33-46（mV/V）而负载调整率在整个温度范围内的变化为1%-3%。4.给出了一种SiC双极型线性稳压器的制作工艺流程,然后完成了单个SiC BJT、SiC集成电阻的版图以及SiC BJT线性稳压器的整体版图的设计。
吴漫[3]（2021）在《YBCO/Bi-2212超导异质结制备及性能研究》文中研究指明具有约瑟夫森效应的高温超导异质结在量子干涉器、太赫兹源及检测器等领域具有广泛的应用前景。目前高温超导异质结的制备存在中间过渡层厚度难以达到要求、重复性低、制备过程中结合的刻蚀法对薄膜性能有损伤等问题。因此,研究一种对超导约瑟夫森结性能无损且使中间层厚度达到要求的方法是十分有必要的。本文采用感光sol-gel法制备YBa2Cu3O7-δ/Bi2Sr2Ca1Cu2O8-δ（YBCO/Bi-2212）超导异质结,以 YBCO 与 Bi-2212 两者晶格之间产生的应变层代替中间层以实现约瑟夫森效应,具体开展了以下工作:（1）以BzAcH（苯甲酰丙酮）作为螯合剂研究了 Bi-2212溶胶的感光性能,与丙烯酸作为螯合剂相比,溶胶的感光性能提高了 23%,使微细图形的质量提高,对Bi-2212微细图形进行热处理,获得了超导转变温度Tc为85 K的Bi-2212微细图形。（2）在不同热处理温度下制备了 YBCO/Bi-2212超导异质结,对其性能进行研究,当上下层热处理温度分别为830℃、800℃时,YBCO/Bi-2212超导异质结性能良好,通过对YBCO/Bi-2212超导异质结的不同位置进行测试,可得到晶界结、台阶结、YBCO/应变层/YBCO结,三种不同类型的约瑟夫森结。（3）制备了不同结面积的YBCO/Bi-2212超导异质结,结面积影响三种类型约瑟夫森结的I-V特征曲线。对于 结YBCO/Bi-2212超导异质结形成的界面与台阶结,发现结面积为100*100μm2时,I-V特征曲线为具有回滞现象的约瑟夫森特征曲线,当结面积减小至 100*10μm2、10*100 μm2、10*10 μm2时,不具有约瑟夫森效应。对于 YBCO/Bi-2212超导异质结形成的YBCO/应变层/YBCO结,当结面积为100*100μm2时,具有约瑟夫森效应,当结面积为100*10μm2、10*100 时,I-V特性曲线变现为SIS隧道特征,当结面积为10*10 μm2时,I-V特征曲线表现为SNS临近效应特征。
吴九鹏[4]（2021）在《碳化硅MPS二极管的设计、工艺与建模研究》文中研究说明电能是当今人类消耗能源的主要形式,并且所占比例逐年上升。因此,对电能进行处理和变换的电力电子技术就显得越来越重要。半导体功率器件是电力电子技术的核心元件。近年来,基于碳化硅（SiC）材料的新一代功率器件异军突起,以其击穿电压高、导通电阻小、开关速度快等特点,逐渐得到了学术界和产业界的青睐。在碳化硅器件进步的过程中,高效的器件设计方法、稳定而低成本的流片工艺、器件在异常工况下的行为特征和可靠性,都需要进行细致的研究。而碳化硅二极管就是研究这些问题的绝佳平台。目前最流行的碳化硅二极管包括结势垒肖特基二极管（Junction Barrier Schottky diode,JBS diode）以及混合PiN结势垒肖特基二极管（Merged PiN Schottky diode,MPS diode）。它们在正向导通、反向阻断性能和浪涌、雪崩可靠性之间取得了较好的平衡。众多研究者针对MPS/JBS二极管的元胞设计和器件性能之间的关系做了深入的研究,并且已有多家厂商开发出了成熟的商业产品。但是目前针对碳化硅二极管的研究仍然存在一些不足之处,包括SiC MPS二极管中稳定可靠的P区欧姆接触工艺、芯片外延层参数的设计和提取、器件在浪涌等大功率电热耦合过程中的电学和热学行为的表征和结温信息的获取等,都存在众多值得优化的地方。针对这些问题,本文设计、流片完成了多种SiC MPS/JBS二极管,并针对制备完成的器件开展了系统的表征测试和建模分析的工作,主要包括:（1）SiC MPS/JBS二极管结构参数的设计与工艺开发;（2）对制备完成的SiC MPS/JBS二极管的静态、动态、浪涌可靠性的测试;（3）建立针对带有场限环终端的垂直型功率器件的外延参数提取方法;（4）建立针对浪涌过程的电热耦合结温计算模型。本文具有以下创新点:（1）通过设计、流片、测试具有两种元胞排布和多组尺寸参数的SiC MPS二极管,本文充分理解并掌握了SiC MPS二极管研发技术。本文同时从仿真和实际层面揭示了器件元胞设计、静态特性与浪涌可靠性之间的联系。根据电流和温度的不同,本文将SiC MPS二极管在浪涌过程中的电学行为简化为三个模态,并详细分析了各个模态的形成和转化机理,加深了对器件浪涌特性的理解。本文同时开发了一套基于注入型P+区的SiC MPS二极管流片工艺,最大限度地兼容了SiC JBS二极管的工艺流程。根据此工艺流程制备完成的器件具有稳定的电学特性,并在浪涌电流冲击等极端工况下展现出了媲美商业器件的高可靠性。（2）本文改进了芯片外延层参数的传统设计和提取方法。通过引入辅助函数并结合数值方法,本文提出了无需电子和空穴的碰撞电离系数相等的假设、直接处理二重积分形式的雪崩击穿判据并计算击穿电压的算法。基于该算法,本文给出了适用于4H-SiC材料、根据耐压设计目标确定最佳外延参数的拟合公式,方便了外延层设计。本文同时改进了提取芯片外延参数的传统C-V法。通过考虑场限环终端（Field limited rings,FLRs）对耗尽区几何形状和器件C-V特性的影响,优化后的外延参数反推算法相比于传统C-V法能计算出更准确的外延掺杂浓度和厚度,有助于对器件进行逆向工程分析。（3）本文基于传统RC热路模型,提出了适用于浪涌过程的分布式热源电热耦合结温计算模型。本模型通过改变热学支路的拓扑结构来模拟分布式热源,通过令电学支路和热学支路的参数先后发生改变来实现电学和热学过程的解耦。本模型可从器件的静态正向电学特性和热阻抗测试结果出发,无需实际进行浪涌测试,即可准确而快速地预测其在浪涌过程中的电学行为和内部各部分的结温变化。本模型考虑了热源分散在芯片各处而非集中在主结这一事实,也考虑了各层材料的热阻和热容参数随温度的变化,相对于传统方法更接近实际情况,具有更高的精度。本文提出的器件设计、工艺流片、建模分析等研究手段,为器件研究者提供了一套完整的方法论。这些手段能加快器件的设计和分析过程,加深器件研究者对器件工作机理的理解。可以预见,本文及其后续研究,将提供越来越多的针对功率器件的研究手段和机理模型,有助于提升功率器件研究工作的效率。
李海鹏[5]（2021）在《抛光垫粗糙峰尺度下铜化学机械抛光材料去除过程研究》文中研究表明随着集成电路的发展,对芯片集成度以及对电性能要求越来越高。近年来三维封装技术发展迅速,铜作为互连材料由于低阻抗和高的导电率广泛应用于三维封装技术中,其中化学机械抛光（CMP）工艺是铜互连技术中实现局部和全局平坦化的常用技术手段。在互连技术中有着较高去除率和平坦化的要求,在达到要求的过程中存在以下问题:CMP过程中抛光参数众多,抛光环境复杂,工艺参数控制困难;新的抛光垫、抛光液在使用时特性分析困难;抛光条件化学和机械作用调控不当时会产生碟形凹陷和铜突出等问题,从而影响到后续的工艺,因而了解铜的材料过程,准确调控机械和化学作用的比重从而满足互连技术中的要求是有意义的,又由于粗糙峰接触状态关系到铜抛光过程中的材料去除,还和工艺过程中的修整参数相关,因此本文基于抛光垫粗糙峰的尺度对铜CMP材料去除过程进行研究,从而优化和指导铜CMP时的工艺过程。本文的主要研究内容有:（1）通过单POM（聚甲醛）球划擦实验方法研究铜化学机械抛光的材料去除过程,用单个POM球模拟抛光垫的单个粗糙峰,探究了载荷、化学反应时间间隔、氧化剂浓度、抛光液p H对于材料去除率的影响,从接触界面温度影响的角度对划擦后沟槽形貌的隆起现象进行了分析,推测划擦界面处摩擦热促进了隆起现象的产生,并基于电化学的方法通过监测划擦过程中铜片上电流的变化对材料去除机理进行了分析,结果表明材料去除过程为机械磨损加速化学腐蚀的过程。（2）在铜片上开展了往复运动下的抛光垫划擦实验,探究了不同载荷和化学反应时间间隔对于材料去除率的影响,同时对划擦过程中不同条件下的刻蚀速率进行了分析,总结了载荷与反应时间间隔对于刻蚀速率的影响规律,并结合单粗糙峰去除模型分析了划擦后的材料去除轮廓,阐述了多粗糙峰接触下的化学机械协同作用。（3）利用CCD相机拍摄了粗糙峰的实际接触状态图像并对其进行了二值化处理,探究了粗糙峰接触状态对铜图案片平坦化过程的影响,利用毫米尺度的抛光垫在具有图案特征的铜片上进行一系列的抛光实验,通过与拓展的GW模型对照对图案片上不同图案特征处上下表面区域的材料去除量进行了分析,并通过抛光垫粗糙峰压缩量的测定与不同压力下接触面积图像的变化解释了不同位置处高点和低点去除率的差异。
王月[6]（2021）在《电容式微机械超声换能器面阵器件设计与制备方法研究》文中研究指明随着超声医学检测技术的发展,实时三维超声成像技术成为医学超声成像的新趋势。由于二维超声成像技术只能够得到平面图像,无法显示生物组织的立体结构,不能实时确定生物组织的状态,而实时三维超声成像可以全面立体地反应生物组织的分布,有利于辨别复杂的生物组织,能够得到更多有价值的信息。二维面阵超声换能器是实时三维超声成像的核心部件,研制二维面阵换能器具有实用价值与意义。本文设计并制作了一种用于三维超声成像的电容式微机械超声换能器（Capacitive Micromachined Ultrasonic Transducer,CMUT）二维面阵,利用有限元仿真软件COMSOL Mutiphysic建立了CMUT单元模型,得到了CMUT单元的关键参数,根据得到的CMUT单元参数结合声束指向性分析,设计了16×16阵元的CMUT二维面阵,并利用Si-SOI键合技术完成CMUT二维面阵的制作。同时,提出运用硅通孔（Through Silicon Vias,TSV）互连技术进行CMUT二维面阵内部上电极的引出,为后续CMUT二维面阵研究奠定基础。具体研究内容如下:（1）首先确定CMUT单元基本结构,对CMUT工作原理进行分析,然后对CMUT薄膜振动进行理论推导与分析,得到CMUT的共振频率与薄膜尺寸的关系、振动薄膜的变形与空腔高度的关系以及塌陷电压与空腔高度的关系,确定CMUT单元的结构尺寸与性能参数。（2）运用COMSOL有限元仿真软件对CMUT单元进行模态分析、静态分析和机电耦合分析,得到CMUT的仿真分析结果与理论计算结果基本吻合。并运用MATLAB软件根据面阵指向性函数绘制CMUT二维面阵指向性与阵元数目、阵元间距和阵元大小的关系,最终设计了中心频率1MHz的16×16阵元、阵元间距0.7λ的CMUT二维面阵。（3）设计了基于Si-SOI键合工艺制备CMUT二维面阵的掩膜版图和工艺流程,并完成了CMUT二维面阵工艺加工、封装和性能测试。首先,对CMUT单元进行C-V测试、振动测试和一致性测试,得到CMUT二维面阵平均电容为26.3pF,标准差为4.27pF;然后,对CMUT二维面阵进行发射性能测试和接收性能测试,验证了其具有良好的收发性能;最后,对CMUT进行带宽测试,测得其-6dB相对带宽为85.7%,具有宽频带的优点,可以满足高分辨率成像。（4）针对CMUT二维面阵内部上电极引线困难的问题,提出运用硅通孔（Through Silicon Vias,TSV）互连技术将CMUT二维面阵上电极引至器件背面,然后通过凸点倒装芯片键合技术封装到PCB上。本文设计了一种用于CMUT二维面阵的无电镀硅通孔金属互连制备方法,并完成了加工和测试,通过试验验证了该方法的可行性。
黄崇勇[7]（2021）在《一种H型梁谐振式MEMS压力传感器》文中研究表明MEMS压力传感器因其结构特点和工作原理,具有测量精度高、易于大批量生产、长期稳定性好等优点,且制造过程与传统集成电路工艺兼容,已经广泛应用于航空航天、智能制造、汽车电子及生物医学领域。随着先进制造、人工智能技术发展,结合谐振式传感器具有灵敏度高、成品体积小、驱动功耗低的特点,谐振式MEMS压力传感器一直以来是国内外高校、科研机构研究的重点。传统压力传感器主要采用静电激励、电热激励、压电激励等驱动方式,存在非线性变化大、结构复杂、实现难度高等弊端。基于此,本篇论文设计了一种H型梁谐振式MEMS压力传感器,采用电磁激励/电磁拾振方式,敏感结构主要包括H型双端固支谐振梁、硅岛和压力敏感薄膜三个部分。利用Solid Works三维CAD软件建立MEMS压力传感器模型,通过ANSYS有限元仿真软件对传感器进行模拟分析与仿真验证,完成H型双端固支谐振梁前6阶模态分析、敏感薄膜预应力形变仿真和应力仿真,以及在空载、满量程、过压时压力传感器的总体仿真,得到传感器各项尺寸参数,结果显示:传感器量程为0～300k Pa,最大过载1.2倍满量程时,所设计H型梁谐振式MEMS压力传感器初始频率为57.984k Hz,传感器灵敏度达66.98Hz/k Pa,非线性误差小于0.15%×FS。最后根据压力传感器的仿真优化结果,按照MEMS制造规范,经过光刻、深反应离子刻蚀,以及硅通孔技术、真空封装等步骤,完成工艺流程设计。
梁世维[8]（2020）在《基于4H-SiC BJT的单片集成智能功率芯片关键技术的研究》文中研究表明随着电力电子应用要求的不断提高和应用领域的不断拓展,诸如航空航天、石油勘探和开采、清洁能源和国防安全建设等领域对电力电子系统提出了耐更高温度（>300℃）和具有更强可靠性与鲁棒性的要求。功率器件作为电力电子系统的关键核心元件面临着同样的发展挑战。然而,仅仅只有高性能的功率器件是远远不够的,如果驱动电路仍采用传统的硅基器件则整个电力电子系统仍难以在特种环境中工作。因此,有必要设计高性能的SiC集成电路来完成对SiC功率器件的驱动和控制。通过将功率器件与集成电路进行一体化集成,功率集成电路可以有效减小电路杂散参数,增加和增强功率器件的功能,是推动电力电子系统实现提效节能、小型轻量和更高可靠性与鲁棒性等目标的重要方法。发展至今,SiC功率集成电路已经实现了分立器件和一些模拟或逻辑电路的封装集成,但更高集成水平的单片功率集成技术仍处于初级探索阶段。为了满足未来对高温高可靠性、高频高效率和小型轻量化的SiC电力电子系统的需求,本论文开展了基于SiC BJT的单片集成智能功率芯片关键技术的初步探索,研究内容具体包括:（1）新型SiC单片集成智能功率芯片结构设计与优化;（2）SiC功率集成电路中新型隔离结构设计与验证;（3）SiC单片功率集成电路兼容性工艺设计与验证;（4）SiC器件库模型建立及其在电路辅助设计中的应用。本论文的研究具有以下创新:（1）提出了基于SiC BJT的单片集成智能功率芯片结构。在SiC BJT器件结构基础上提出了一种适合于单片集成的SiC LBJT结构和一种SiC BJT/二极管集成结构,解决了功率集成技术中的器件设计基础难题。通过TCAD仿真分析器件的基本特性和背栅效应下的开关特性并结合实验流片,验证了新型SiC LBJT作为单片集成功率芯片核心器件的可行性。考虑到功率器件通常需要反并联二极管作为续流,本论文以SiC BJT/二极管集成器件为例,提出了一种在两器件之间引入耐压保护环来减缓电场集中效应的办法,并成功研制了耐压超过1200V的SiC BJT/JBS集成芯片样品,解决了SiC集成功率器件耐压退化的问题。该研究为后续研制SiC单片集成智能功率芯片奠定了坚实的器件基础。（2）提出了一种“浅沟槽隔离+自隔离+半绝缘结构隔离”的组合型隔离方案,并重点对在SiC中采用钒离子注入形成半绝缘结构的方法进行了研究。钒离子掺杂进SiC材料后会替换SiC晶格中的Si位,并具有VSi3+、VSi4+和VSi5+三种可能的电荷状态,因此在SiC中既可作为深能级的施主,也可作为深能级的受主,进而通过补偿作用可以使SiC衬底和外延层恢复半绝缘特性。据此,本论文通过进一步的实验研究成功将SiC外延层的特征导通电阻从10.8mΩ·cm2提高到了1.92×106Ω·cm2,也即其电阻率提高了1.8×108倍,证明了通过钒离子注入在SiC外延层中选择性形成半绝缘隔离结构的可行性,为实现SiC功率集成电路器件间的隔离提供了一种新方案。该研究有望推动SiC功率集成电路的进一步发展。（3）设计了一套SiC单片功率集成电路的制备工艺。在分析SiC功率器件和功能性集成电路制备工艺之间差异性的基础上,设计了一套具有高度兼容性的单片功率集成电路的制备工艺。以SiC功率BJT和小信号的SiC LBJT为例,本论文采用兼容性工艺在同一外延片同步制备了SiC功率BJT和小信号SiC LBJT,并分别测试分析它们的器件特性,从而验证了兼容性工艺方案的可行性。该研究为后续实现基于SiC BJT的单片集成智能功率芯片奠定了坚实的工艺基础。（4）建立了可在宽温度和宽电流范围内准确预测SiC BJT特性的SPICE半物理模型。忽略由SiC/SiO2界面态引起的界面复合效应是影响SiC BJT建模精准性的重要原因,通过采用SRH复合理论分析SiC/SiO2界面特性,提出了用一个理想因子约为2的二极管来表征界面复合效应,解决了界面复合效应难以表征的难题,并据此建立了可在宽电流和宽温度范围内准确预测SiC BJT和SiC LBJT特性的新型SRGP半物理模型。将SRGP模型应用于等比例智能驱动电路、或非门、差分放大电路和推挽式驱动电路的设计,验证了新模型在辅助电路设计中的可行性。该研究可为后续设计和应用单片集成智能功率芯片提供有用的器件库模型。本论文的研究工作主要致力于推动SiC单片功率集成技术的发展,为解决耐高温高可靠性电力电子系统中的关键科技问题提供解决方案和必要的技术储备。通过研发并应用单片集成的SiC智能功率芯片有望提升电力电子系统的性能,促进航空航天、石油勘探和开采、清洁能源和国防安全建设等领域的发展。
傅楷[9]（2020）在《三维集成电路中差分传输通道的电路建模与优化设计》文中指出基于硅通孔的三维集成电路不仅具有更高的集成度、更短的互连线长度、更好的噪声抑制能力、更低的功率损耗和更快的数据传输速率等诸多优势。然而,随着芯片工作频率的上升,三维集成电路中各组件之间的噪声耦合带来严重的电磁干扰和信号完整性问题。因此,本文将针对三维集成电路中差分传输通道的信号完整性问题展开深入研究,相关工作分为以下三部分:本文的第一部分内容主要针对三维集成电路中的差分传输通道开展电路建模和性能分析。本文将分别针对上述地-信号-信号-地（GSSG）型硅通孔和水平方向上的片上差分互连线以及两者共同组成的整个差分传输通道进行电路建模和特性分析。在第二部分中,本文将基于先前提出的简化电路模型,针对三种差分传输通道开展无源均衡器设计。针对不同类型的差分传输通道,本文分别提出了基于系统传递函数和基于码间串扰消除算法的无源均衡器设计方法。第三部分主要致力于研究和解决传统差分传输通道中的串扰问题。本文提出了屏蔽差分环形硅通孔结构,借助多物理场仿真软件研究了屏蔽差分环形硅通孔的热力学特性。之后,本文研究了屏蔽差分环形硅通孔中存在的浮硅效应,精确提取了浮硅效应导致的非线性MOS电容,传输结构的时域和频域特性。最后,本文针对屏蔽差分传输结构开展了无源均衡器设计方法,以进一步提升高速数字信号传输质量。综上所述,本文从三维集成电路中差分传输通道的电路模型和优化设计展开研究,建立了各传输通道的等效电路模型,并针对不同通道开展了无源均衡器的设计。本文研究的内容具有现实意义和实用价值,不仅为相关研究领域提供了基础的科研资料,更针对三维集成电路在实际应用中存在的信号完整性问题提出了可行的解决方案。
曲晨冰[10]（2019）在《硅通孔微波耦合特性及三维集成微波无源滤波器研究》文中指出随着集成电路（Intergrated Circuits,ICs）应用多元化发展,半导体行业也面临着新的要求和挑战。业界希望通过寻找新材料和新的集成方法,来提高集成电路性能和更大的集成密度,而不单纯地依赖于存储器单元的物理缩放,来维持摩尔定律的发展趋势。增加集成、性能和异构性的一个重要方法是三维（Three-dimensional,3D）集成,其电路性能、体积、重量等方面都远远的优于二维平面集成电路,是未来集成电路进一步发展的重要趋势,以及实现片上系统的方案,也是能够使摩尔定律持续有效的新技术。作为3D IC中的关键技术之一,硅通孔（Through-Silicon-Via,TSV）技术实现了多层芯片垂直堆叠,具有尺寸小、能耗少、成本低、实现同构/异构芯片集成等优点,对3D IC的整体性能有着重要影响。因此,为了有效地形成大规模3D IC系统,TSV相关的理论研究与制造工艺研究都是必不可少的。此外,由于玻璃转接板在损耗、可视性等方面的优势,玻璃通孔（through glass via,TGV）技术实现为三维集成封装提供了更广阔的思路。近几年来,三维集成产品的工作频率越来越高,高密度TSV耦合产生的信号完整性问题也日益突出。另一方面,随着人们对移动通讯产品需求提高,在微波通信领域无源滤波器应用广泛,易于集成和小型化的三维无源滤波器引起人们的关注,也成为研究热点之一。本文针对硅通孔的微波耦合特性和三维无源微波滤波器进行了研究,主要的研究成果如下:1.建立高密度TSV阵列等效电路模型,提出尺寸优化的六边形TSV屏蔽簇结构,减小了串扰引入的损耗。本文通过提出等效回路矩阵方法,提取TSV阵列的电阻-电感-电容-电导参数,建立了多地环绕TSV屏蔽簇的π型等效电路模型,分析了接地TSV分布结构对耦合导纳参数和传输损耗的影响。进而建立六边形TSV屏蔽簇结构,并通过耦合测试结果证明了该结构能够有效减小相邻屏蔽簇间的串扰。相较于常用的四边形TSV屏蔽模块,六边形TSV屏蔽模块可以有效节约片上面积,减小三维微系统互连的片上尺寸。2.基于四端口网络和奇偶模分析方法建立差分TSV模型,研究了差分TSV的电磁特性。本文基于四端口网络提取了G-S-S-G型TSV阵列的阻抗和传输常数,采用奇偶模分析方法提取了差分传输TSV阵列的电磁特性参数。基于上述结果进一步建立了介质腔TSV阵列的等效电路模型,分析比较不同材料和结构TSV的差分损耗。本文对差分TSV与多个接地TSV的高密度TSV阵列的研究可以减小3D ICs中互连噪声和电磁干扰,有助于保证信号完整性。3.提出了新型紧凑3D TSV螺旋电感器结构,研究了其电感值和品质因子特性。本文首先通过提出的3D互连结构的修正因子优化电感解析式,构建了3D TSV电感器的可配置解析模型,分析不同物理尺寸对电感值的影响。其次基于仿真研究,在低频时紧凑3D TSV电感器比传统3D TSV电感器的片上电感密度增大一倍,同时品质因子更大。本文基于TSV技术的3D紧凑螺旋电感器的研究有利于无源器件的设计,提高3D系统异质结构集成度。4.基于新型紧凑3D螺旋电感器和3D叉指电容器结构,研究了可集成玻璃衬底的LC 3D TGV低通滤波器。本文设计的3D无源低通滤波器的低通损耗小,阻带抑制效果良好,最小有效面积为1.19×0.78 mm2,相对截止波长大小为0.020×0.013λg2。与其他几种工艺和结构的低通滤波器相比,本文提出的玻璃基板3D LC滤波器尺寸更小,更有利于微系统集成小型化。5.基于玻璃基底类集成波导结构,设计了V-band和W-band关键毫米波频率的带通滤波器。考虑到当前TGV的典型尺寸,本文分别采用单层和双层金属栅栏类集成波导结构,在较高频率V-band和W-band波段中制备出玻璃基板滤波器,并探究其滤波响应特性。本文对3D TGV类集成波导带通滤波器的研究,有助于异质芯片集成,减小芯片间的滤波损耗。
二、基于刻蚀工艺的IC关键面积计算模型与实现方法（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、基于刻蚀工艺的IC关键面积计算模型与实现方法（论文提纲范文）
（1）硅通孔（TSV）热应力分析及优化（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景与意义 |
| 1.2 三维集成与TSV技术研究现状 |
| 1.2.1 三维集成技术 |
| 1.2.2 TSV技术及其制造 |
| 1.2.3 TSV可靠性问题 |
| 1.3 减小TSV热应力研究现状 |
| 1.3.1 工艺与设计减小应力 |
| 1.3.2 圆柱型TSV应力减小结构 |
| 1.3.3 新型TSV结构减小应力 |
| 1.4 本文研究内容及结构 |
| 2 TSV热应力理论及研究方法 |
| 2.1 TSV热力学理论 |
| 2.1.1 热力学理论 |
| 2.1.2 TSV诱发应力及其对迁移率的影响 |
| 2.1.3 TSV机械可靠性评判准则 |
| 2.2 TSV应力研究方法 |
| 2.2.1 有限单元法 |
| 2.2.2 有限单元法分析流程 |
| 2.3 本章小结 |
| 3 C-TSV建模仿真及热应力影响因素 |
| 3.1 C-TSV的建模与热应力分析 |
| 3.1.1 建立C-TSV模型 |
| 3.1.2 C-TSV热应力仿真结果分析 |
| 3.1.3 C-TSV阻止区(KOZ)的计算 |
| 3.2 C-TSV热应力影响因素 |
| 3.2.1 介质层对热应力的影响 |
| 3.2.2 退火温度及铜塑性对热应力的影响 |
| 3.2.3 各向同性硅与各向异性硅的影响 |
| 3.3 双层单根C-TSV建模与仿真 |
| 3.3.1 建立双层单根C-TSV模型 |
| 3.3.2 双层单根C-TSV热应力仿真结果分析 |
| 3.3.3 微凸点对C-TSV应力的影响 |
| 3.4 本章小结 |
| 4 C-TSV热应力减小结构研究 |
| 4.1 环形STI(A-STI)减小TSV应力 |
| 4.1.1 带有A-STI结构的C-TSV建模与仿真 |
| 4.1.2 热应力仿真结果分析 |
| 4.2 沟槽结构减小TSV热应力 |
| 4.2.1 有圆形沟槽结构的C-TSV建模与仿真 |
| 4.2.2 有方形沟槽结构的C-TSV建模与仿真 |
| 4.2.3 沟槽深度收益最大化模型 |
| 4.2.4 圆形沟槽对双层单根C-TSV应力的影响 |
| 4.3 A-TSV建模及热应力分析 |
| 4.3.1 A-TSV建模与仿真 |
| 4.3.2 介质层对A-TSV热应力的影响 |
| 4.4 本章小结 |
| 5 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间研究成果 |
（2）SiC双极型晶体管线性稳压器的设计（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 课题背景与意义 |
| 1.2 国内外研究进展 |
| 1.2.1 SiC高温集成电路的研究进展 |
| 1.2.2 SiC高温线性稳压器的研究进展 |
| 1.3 本文的主要工作 |
| 2 SiC线性稳压器的结构及原理 |
| 2.1 SiC材料的基本特性 |
| 2.2 SiC BJT的基本结构及工作特性 |
| 2.3 SiC线性稳压器电路 |
| 2.3.1 SiC线性稳压器的基本结构及原理 |
| 2.3.2 SiC线性稳压器的主要性能参数 |
| 2.4 本章小结 |
| 3 SiC BJT高温线性稳压器的设计 |
| 3.1 SiC集成电阻的温度特性研究 |
| 3.1.1 高掺杂集电极层建立集成电阻的温度特性研究 |
| 3.1.2 基极层建立集成电阻的温度特性研究 |
| 3.2 电流源电路的设计与仿真 |
| 3.3 误差放大器电路设计与仿真 |
| 3.3.1 误差放大器设计思路 |
| 3.3.2 误差放大器的电路设计 |
| 3.4 缓冲级电路设计 |
| 3.5 达林顿管结构 |
| 3.6 反馈电阻网络设计 |
| 3.7 整体电路设计分析与仿真 |
| 3.7.1 跌落电压仿真 |
| 3.7.2 线性调整率仿真 |
| 3.7.3 负载调整率仿真 |
| 3.7.4 瞬态特性仿真 |
| 3.8 本章小结 |
| 4 SiC BJT线性稳压器工艺与版图设计 |
| 4.1 SiC双极型集成电路工艺研究 |
| 4.2 SiC双极型集成电路的具体工艺流程设计 |
| 4.3 SiC双极型工艺中的晶体管和电阻 |
| 4.3.1 SiC NPN晶体管版图设计 |
| 4.3.2 SiC电阻版图设计 |
| 4.4 整体版图设计规则 |
| 4.4.1 匹配SiC集成电阻的设计 |
| 4.4.2 匹配SiC NPN晶体管的设计 |
| 4.4.3 SiC线性稳压器整体版图 |
| 4.5 本章小结 |
| 5 结论与展望 |
| 5.1 结论 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
（3）YBCO/Bi-2212超导异质结制备及性能研究（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 高温氧化物超导材料简介 |
| 1.1.1 YBCO简介 |
| 1.1.2 Bi-2212 简介 |
| 1.2 超导异质结简介及研究现状 |
| 1.2.1 超导约瑟夫森结简介 |
| 1.2.2 超导约瑟夫森结类型 |
| 1.2.3 超导约瑟夫森效应 |
| 1.2.4 超导异质结的研究现状 |
| 1.3 选题目的及意义 |
| 1.4 主要研究内容 |
| 2.实验方案及设备 |
| 2.1 实验方案 |
| 2.2 实验原料及试剂 |
| 2.3 实验仪器及设备 |
| 2.3.1 薄膜制备设备 |
| 2.3.2 薄膜的结构和性能表征设备 |
| 3.YBCO及 Bi-2212 图形化薄膜制备及分析 |
| 3.1 感光性YBCO及 Bi-2212 溶胶的配制 |
| 3.1.1 感光性Bi-2212 溶胶工艺合成 |
| 3.1.2 感光性YBCO溶胶工艺合成 |
| 3.2 YBCO及 Bi-2212 溶胶感光性能分析 |
| 3.2.1 Bi-2212 溶胶感光性能分析 |
| 3.2.2 YBCO溶胶感光性能分析 |
| 3.3 YBCO及 Bi-2212 微细图形加工 |
| 3.4 图形化YBCO、Bi-2212 凝胶膜热处理工艺优化 |
| 3.4.1 图形化YBCO凝胶膜热处理工艺优化 |
| 3.4.2 图形化Bi-2212 凝胶膜热处理工艺优化 |
| 3.5 本章小结 |
| 4.YBCO/Bi-2212 形成的几种类型异质结的I-V特征曲线研究 |
| 4.1 十字型YBCO/Bi-2212 超导异质结制备 |
| 4.2 不同热处理温度下YBCO/Bi-2212 超导异质结测试 |
| 4.2.1 YBCO/Bi-2212 超导异质结结构及形貌 |
| 4.2.2 热处理温度对十字型YBCO/Bi-2212 超导异质结的影响 |
| 4.3 结面积对十字型YBCO/Bi-2212 超导异质结的影响 |
| 4.3.1 晶界结性能分析 |
| 4.3.2 台阶结性能分析 |
| 4.3.3 YBCO/应变层/YBCO性能分析 |
| 4.4 本章小结 |
| 5 结论 |
| 致谢 |
| 参考文献 |
（4）碳化硅MPS二极管的设计、工艺与建模研究（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 .碳化硅材料 |
| 1.1.1 .碳化硅材料的晶体结构 |
| 1.1.2 .碳化硅材料的特性参数 |
| 1.2 .碳化硅功率二极管的发展历程 |
| 1.2.1 .SiC JBS二极管 |
| 1.2.2 .SiC MPS二极管 |
| 1.3 .碳化硅功率二极管浪涌过程结温估算 |
| 1.4 .本文研究的重要意义和主要内容 |
| 1.4.1 .本文研究的重要意义 |
| 1.4.2 .本文研究的主要内容 |
| 第2章 SiC MPS二极管的仿真设计与工艺开发 |
| 2.1 .SiC MPS/JBS二极管的元胞结构 |
| 2.2 .外延层掺杂浓度和厚度的设计 |
| 2.2.1 .基于雪崩击穿判据计算外延层击穿电压 |
| 2.2.2 .击穿电压固定下的允许外延厚度 |
| 2.2.3 .外延层耐压固定下的最佳外延层参数 |
| 2.3 .SiC MPS二极管的仿真设计 |
| 2.3.1 .器件数值仿真技术和模型简介 |
| 2.3.2 .仿真设计优化 |
| 2.4 .SiC MPS二极管的工艺开发 |
| 2.4.1 .SiC MPS二极管的工艺步骤 |
| 2.4.2 .P型欧姆接触工艺研究 |
| 2.5 .本章小结 |
| 第3章 SiC MPS二极管的特性测试 |
| 3.1 .静态测试结果 |
| 3.1.1 .自制器件之间的静态特性对比 |
| 3.1.2 .自制器件与商业器件的静态性能对比 |
| 3.2 .动态特性测试结果 |
| 3.3 .浪涌可靠性测试结果 |
| 3.3.1 .单次浪涌可靠性测试 |
| 3.3.2 .器件的高温静态Ⅰ-Ⅴ特性分析 |
| 3.3.3 .二极管浪涌过程电学行为模式 |
| 3.3.4 .自制器件与商业器件的浪涌可靠性对比 |
| 3.3.5 .二极管抗浪涌电流冲击能力比较 |
| 3.3.6 .重复性浪涌可靠性测试 |
| 3.4 .本章小结 |
| 第4章 带场限环终端的功率器件外延参数提取算法 |
| 4.1 .传统反推算法及其局限性 |
| 4.2 .场限环下方耗尽区的扩展规律 |
| 4.3 .耗尽区纵向扩展深度和横向扩展宽度之间的关系 |
| 4.4 .反推算法的建立 |
| 4.5 .本章小结 |
| 第5章 电热耦合浪涌结温计算模型 |
| 5.1 .热阻、热容和RC热路模型 |
| 5.1.1 .基本概念 |
| 5.1.2 .热阻抗的测量与结构函数 |
| 5.2 .浪涌结温的直接计算法 |
| 5.2.1 .商业器件的热阻抗测试 |
| 5.2.2 .浪涌过程的计算 |
| 5.3 .电热耦合结温计算模型的理论基础 |
| 5.4 .电热耦合结温计算模型的具体实现步骤 |
| 5.4.1 .RC网络传递函数的计算 |
| 5.4.2 .结温计算的具体步骤 |
| 5.5 .计算实例 |
| 5.5.1 .器件的热学特性的建模 |
| 5.5.2 .器件的电学特性的建模 |
| 5.5.3 .浪涌过程的结温计算 |
| 5.5.4 .衬底减薄技术对浪涌能力的提升 |
| 5.6 .本章小结 |
| 第6章 总结与展望 |
| 6.1 .本文总结 |
| 6.2 .未来展望 |
| 参考文献 |
| 作者在学期间所取得的科研成果 |
| 发表和录用的文章 |
| 授权和受理的专利 |
（5）抛光垫粗糙峰尺度下铜化学机械抛光材料去除过程研究（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 论文选题背景 |
| 1.1.1 集成电路发展的应用与需求 |
| 1.1.2 三维封装技术的发展 |
| 1.2 化学机械抛光技术 |
| 1.2.1 工作原理与特点 |
| 1.2.2 集成电路制造中的应用 |
| 1.3 铜化学机械抛光技术研究现状 |
| 1.3.1 材料去除机理研究现状 |
| 1.3.2 不同抛光参数对材料去除的影响研究现状 |
| 1.3.3 材料去除模型研究现状 |
| 1.4 课题来源、研究目标与主要内容 |
| 2 基于单粗糙峰划擦试验的铜CMP去除过程研究 |
| 2.1 单粗糙峰划擦试验方法与装置 |
| 2.2 不同抛光参数对材料去除的影响 |
| 2.2.1 机械作用的影响 |
| 2.2.2 化学反应时间间隔的影响 |
| 2.2.3 抛光液化学组分与p H的影响 |
| 2.3 基于电化学方法的单粗糙峰材料去除过程研究 |
| 2.3.1 试验方法及试验条件 |
| 2.3.2 材料去除机理分析 |
| 2.4 本章小结 |
| 3 多粗糙峰接触下的铜CMP去除过程研究 |
| 3.1 多粗糙峰接触去除的划擦试验方法与条件 |
| 3.2 不同参数对材料去除的影响 |
| 3.2.1 机械作用的影响 |
| 3.2.2 化学反应时间间隔的影响 |
| 3.2.3 划擦次数的影响 |
| 3.3 多粗糙峰接触下的化学机械协同作用 |
| 3.3.1 刻蚀速率分析 |
| 3.3.2 划擦后材料去除轮廓分析 |
| 3.4 本章小结 |
| 4 粗糙峰接触状态对铜图案片平坦化过程的影响 |
| 4.1 铜图案片的划擦试验 |
| 4.1.1 划擦试验条件 |
| 4.1.2 试验结果的观测 |
| 4.2 图案片上下表面材料去除量的分析 |
| 4.2.1 图案片不同区域上下表面的材料去除结果 |
| 4.2.2 图案片上下表面去除模型对照 |
| 4.3 台阶高度差异的分析 |
| 4.3.1 台阶高度演化的实验结果 |
| 4.3.2 粗糙峰压缩量的测定 |
| 4.3.3 台阶高度差异分析与验证 |
| 4.4 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表学术论文情况 |
| 致谢 |
（6）电容式微机械超声换能器面阵器件设计与制备方法研究（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 选题背景及意义 |
| 1.2 超声换能器概述 |
| 1.3 CMUT超声换能器面阵研究进展 |
| 1.3.1 国外研究进展 |
| 1.3.2 国内研究进展 |
| 1.4 本文研究内容及文章安排 |
| 1.5 论文创新点 |
| 2 CMUT基础理论与工作原理 |
| 2.1 CMUT组成结构及工作原理 |
| 2.2 CMUT理论分析 |
| 2.2.1 薄膜振动理论 |
| 2.2.2 CMUT平行板电容模型 |
| 2.2.3 CMUT等效电路模型 |
| 2.3 CMUT声场 |
| 2.4 本章小结 |
| 3 CMUT面阵参数设计与仿真分析 |
| 3.1 CMUT理论计算与有限元分析 |
| 3.1.1 CMUT模型设置 |
| 3.1.2 CMUT模态分析 |
| 3.1.3 CMUT静态分析 |
| 3.1.4 CMUT机电耦合分析 |
| 3.2 CMUT面阵设计 |
| 3.2.1 阵元数目对阵列指向性的影响 |
| 3.2.2 阵元间距对阵列指向性的影响 |
| 3.2.3 阵元大小对阵列指向性的影响 |
| 3.3 本章小结 |
| 4 CMUT面阵制备与测试 |
| 4.1 CMUT版图设计与工艺流程 |
| 4.2 CMUT关键工艺与阵列封装 |
| 4.3 CMUT微小单元性能测试 |
| 4.3.1 CMUT形貌测试 |
| 4.3.2 CMUT C-V测试 |
| 4.3.3 CMUT振动测试 |
| 4.4 CMUT面阵收发性能测试 |
| 4.4.1 CMUT发射-压电换能器接收测试 |
| 4.4.2 压电换能器发射-CMUT接收测试 |
| 4.4.3 CMUT发射-CMUT接收测试 |
| 4.4.4 CMUT带宽测试 |
| 4.5 本章小结 |
| 5 硅通孔可行性验证 |
| 5.1 硅通孔概述 |
| 5.2 硅通孔制备 |
| 5.3 通孔形状分析 |
| 5.4 导通性能测试 |
| 5.5 本章小结 |
| 6 总结与展望 |
| 6.1 论文总结 |
| 6.2 工作展望 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 |
| 致谢 |
（7）一种H型梁谐振式MEMS压力传感器（论文提纲范文）
| 致谢 |
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 MEMS技术的简介与应用 |
| 1.1.1 MEMS技术简介 |
| 1.1.2 MEMS技术的应用 |
| 1.2 压力传感器 |
| 1.2.1 电容式压力传感器 |
| 1.2.2 压阻式压力传感器 |
| 1.2.3 光纤式压力传感器 |
| 1.2.4 谐振式压力传感器 |
| 1.2.5 一些新型压力传感器 |
| 1.3 MEMS压力传感器研究意义 |
| 1.4 本论文主要内容与章节 |
| 第二章 传感器工作原理及基本理论分析 |
| 2.1 总体设计方案 |
| 2.2 激励方式 |
| 2.3 谐振梁分析 |
| 2.3.1 单端固支谐振梁理论分析 |
| 2.3.2 双端固支谐振梁理论分析 |
| 2.3.3 双端固支谐振梁固有频率分析 |
| 2.4 压力敏感薄膜和硅岛分析 |
| 2.5 本章小结 |
| 第三章 传感器结构设计与仿真分析 |
| 3.1 传感器总体结构设计 |
| 3.2 敏感结构设计 |
| 3.2.1 H型双端固支谐振梁设计 |
| 3.2.2 压力敏感薄膜与硅岛设计 |
| 3.3 传感器仿真分析 |
| 3.4 本章小结 |
| 第四章 压力传感器工艺设计 |
| 4.1 MEMS制造工艺 |
| 4.1.1 光刻工艺 |
| 4.1.2 刻蚀工艺 |
| 4.1.3 硅硅键合 |
| 4.1.4 真空封装 |
| 4.1.5 TSV通孔技术 |
| 4.2 传感器制造工艺流程设计 |
| 4.3 本章小结 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 参考文献 |
| 攻读硕士学位期间的学术活动及成果情况 |
（8）基于4H-SiC BJT的单片集成智能功率芯片关键技术的研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 碳化硅功率器件概述 |
| 1.2.1 碳化硅材料的优势 |
| 1.2.2 碳化硅功率器件发展现状 |
| 1.2.3 SiC BJT的优势 |
| 1.3 碳化硅功率集成技术概述 |
| 1.3.1 功率集成技术简介 |
| 1.3.2 碳化硅功率集成技术的发展现状 |
| 1.4 本文主要研究工作 |
| 第2章 功率集成结构器件部件设计与优化 |
| 2.1 TCAD仿真模型及参数 |
| 2.2 SiC BJT设计与优化 |
| 2.2.1 关键静态电学参数 |
| 2.2.2 SiC功率BJT元胞参数优化 |
| 2.2.3 小信号SiC LBJT元胞参数优化 |
| 2.3 SiC JBS二极管设计与优化 |
| 2.3.1 PiN部分的优化 |
| 2.3.2 肖特基部分的优化 |
| 2.4 1.2kV终端结构设计与优化 |
| 2.5 集成逆导型器件耐压保护环设计与优化 |
| 2.5.1 碳化硅逆导型功率器件研究现状 |
| 2.5.2 集成逆导型器件耐压退化问题分析及解决措施 |
| 2.5.3 SiC BJT/二极管集成器件研制与测试 |
| 2.6 本章小结 |
| 第3章 SiC PIC中隔离结构设计与验证 |
| 3.1 功率集成中常用隔离方案简介 |
| 3.1.1 自隔离 |
| 3.1.2 PN结隔离 |
| 3.1.3 介质隔离 |
| 3.2 钒离子注入形成半绝缘结构的原理 |
| 3.3 碳化硅中钒离子注入的SRIM仿真分析 |
| 3.3.1 离子注入能量与注入深度的关系 |
| 3.3.2 离子注入对SiC晶格的损伤 |
| 3.4 碳化硅中钒离子注入的工艺设计与实现 |
| 3.4.1 钒离子注入工艺设计 |
| 3.4.2 钒离子在SiC内的分布 |
| 3.5 碳化硅中半绝缘结构隔离性能 |
| 3.6 本章小结 |
| 第4章 SiC PIC兼容性工艺设计与验证 |
| 4.1 单片集成智能功率芯片结构 |
| 4.2 单片集成智能功率芯片工艺设计 |
| 4.2.1 工艺兼容性分析 |
| 4.2.2 工艺设计与验证 |
| 4.3 单片集成芯片特性测试 |
| 4.3.1 SiC功率BJT正向导通特性 |
| 4.3.2 SiC功率BJT正向阻断特性 |
| 4.3.3 小信号SiC LBJT正向导通特性 |
| 4.3.4 小信号SiC LBJT正向阻断特性 |
| 4.3.5 器件间的隔离性能分析 |
| 4.4 本章小结 |
| 第5章 SiC BJT的SPICE建模及其应用 |
| 5.1 SiC BJT建模研究现状及存在的问题 |
| 5.1.1 SiC BJT模型研究现状 |
| 5.1.2 现有SiC BJT SPICE模型中存在的问题 |
| 5.2 SiC BJT中界面复合效应分析 |
| 5.3 SiC/SiO_2界面复合效应表征 |
| 5.4 SiC功率BJT的SRGP模型 |
| 5.4.1 SRGP模型建立 |
| 5.4.2 模型参数提取 |
| 5.4.3 SRGP模型验证 |
| 5.4.4 SRGP模型在等比例驱动设计中的应用 |
| 5.5 小信号SiC LBJT的SPICE模型及应用 |
| 5.5.1 SiC LBJT的SPICE模型 |
| 5.5.2 SiC LBJT模型及在集成电路设计中的应用 |
| 5.6 本章小结 |
| 第6章 总结与展望 |
| 6.1 本文工作总结 |
| 6.2 后续研究展望 |
| 参考文献 |
| 致谢 |
| 附录A 攻读学位期间取得的研究成果 |
（9）三维集成电路中差分传输通道的电路建模与优化设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 1.引言 |
| 1.1 .研究背景 |
| 1.2 .研究目的和意义 |
| 1.3 .研究进展和现状 |
| 1.3.1 .GSSG型 TSV的建模 |
| 1.3.2 .环形TSV的工艺 |
| 1.3.3 .无源均衡器 |
| 1.4 .论文主要研究内容 |
| 2.GSSG型差分传输通道的建模 |
| 2.1 .GSSG型 TSV的电路建模与特性分析 |
| 2.1.1 .基于MTL方法构建的等效电路模型 |
| 2.1.2 .等效电路模型的简化 |
| 2.1.3 .模型验证与分析 |
| 2.2 .片上差分互连线的电路建模 |
| 2.2.1 .电路模型构建 |
| 2.2.2 .等效电路模型的简化 |
| 2.2.3 .模型验证与分析 |
| 2.3 .差分传输通道的简化电路模型 |
| 2.3.1 .简化电路模型的构建 |
| 2.3.2 .模型验证和分析 |
| 2.4 .本章小结 |
| 3.针对差分传输通道的无源均衡器设计方法 |
| 3.1 .针对GSSG型 TSV的无源均衡器设计方法 |
| 3.1.1 .基于系统传递函数的无源均衡器设计 |
| 3.1.2 .结果验证与分析 |
| 3.2 .针对片上差分互连线的无源均衡器设计方法 |
| 3.2.1 .基于系统传递函数的无源均衡器设计 |
| 3.2.2 .均衡器的“过补偿”现象 |
| 3.2.3 .基于ISI消除算法的无源均衡器设计方法 |
| 3.3 .针对完整差分传输通道的无源均衡器设计方法 |
| 3.3.1 .基于ISI消除算法的无源均衡器设计方法 |
| 3.3.2 .无源均衡器物理结构的设计 |
| 3.4 .本章小结 |
| 4.差分传输通道的串扰研究与解决方案 |
| 4.1 .GSSG型差分传输通道的串扰问题 |
| 4.2 .SD-ATSV结构与工艺 |
| 4.3 .SD-ATSV热力学特性 |
| 4.4 .考虑浮硅效应的电路模型 |
| 4.4.1 .阻抗参数提取 |
| 4.4.2 .导纳参数提取 |
| 4.5 .SD-ATSV的电学特性分析 |
| 4.5.1 .非线性电容分析 |
| 4.5.2 .频域特性分析 |
| 4.5.3 .时域特性分析 |
| 4.6 .本章小结 |
| 5.针对屏蔽差分传输结构的无源均衡器设计方法 |
| 5.1 .SD-TSV的简化电路模型 |
| 5.2 .RC无源均衡器的设计 |
| 5.3 .本章小结 |
| 6.总结与展望 |
| 6.1 .全文总结 |
| 6.2 .未来工作展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（10）硅通孔微波耦合特性及三维集成微波无源滤波器研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 三维集成技术研究背景 |
| 1.2 基于TSV的三维集成电路发展现状 |
| 1.3 基于TSV的三维集成电路发展趋势 |
| 1.4 TSV技术研究热点与挑战 |
| 1.5 论文研究内容与结构安排 |
| 第二章 三维集成关键工艺技术 |
| 2.1 3D IC工艺顺序 |
| 2.2 TSV加工关键技术 |
| 2.2.1 通孔刻蚀 |
| 2.2.2 TSV介质层 |
| 2.2.3 TSV阻挡层和种子层 |
| 2.2.4 TSV金属填充 |
| 2.3 晶圆减薄 |
| 2.4 晶片对准和键合 |
| 2.5 TGV技术 |
| 2.6 本章小结 |
| 第三章 TSV屏蔽簇耦合特性研究 |
| 3.1 多地环绕TSV簇结构 |
| 3.2 多地环绕TSV簇等效电路模型 |
| 3.2.1 等效回路电感提取 |
| 3.2.2 衬底耦合参数提取 |
| 3.2.3 TSV内部阻抗参数与线性电容参数提取 |
| 3.2.4 TSV簇的π型等效电路网络 |
| 3.3 模型验证与频域分析 |
| 3.3.1 等效电路模型的验证 |
| 3.3.2 接地TSV排布对插入损耗影响 |
| 3.4 六边形接地TSV簇 |
| 3.4.1 六边形屏蔽机制 |
| 3.4.2 寄生参数与插入损耗 |
| 3.4.3 尺寸优势 |
| 3.5 实验加工与测试 |
| 3.5.1 多地环绕TSV簇测试结构制造 |
| 3.5.2 屏蔽簇测试结果提取 |
| 3.5.3 TSV屏蔽簇防串扰验证 |
| 3.6 本章小结 |
| 第四章 高密度差分TSV等效电路模型研究 |
| 4.1 多地环绕的差分TSV结构 |
| 4.2 多地环绕差分TSV等效电路模型 |
| 4.2.1 单端TSV等效电参数提取 |
| 4.2.2 差分TSV等效电路模型 |
| 4.2.3 差分TSV特性阻抗与电参数提取 |
| 4.2.4 差分TSV的混模S参数 |
| 4.3 模型验证与分析 |
| 4.4 Polymer介质腔差分TSV |
| 4.4.1 Polymer腔体TSV结构 |
| 4.4.2 耦合参数与等效电路模型 |
| 4.4.3 单端与差分Polymer腔体TSV频域特性 |
| 4.5 本章小结 |
| 第五章 基于TSV的紧凑三维螺旋电感器 |
| 5.1 基于TSV的紧凑三维螺旋电感器结构 |
| 5.1.1 传统单层3D TSV螺旋电感器结构 |
| 5.1.2 基于TSV的嵌套式3D螺旋电感器 |
| 5.2 基于TSV的三维互联结构的电感解析模型 |
| 5.2.1 三维互连的部分电感与总电感 |
| 5.2.2 部分电感与总电感解析模型 |
| 5.2.3 三维互连结构电感模型优化与分析 |
| 5.3 嵌套式3D TSV螺旋电感器解析模型 |
| 5.3.1 竖直TSV的电感解析 |
| 5.3.2 水平分布RDL的电感解析 |
| 5.3.3 3D TSV电感器回路总电感 |
| 5.3.4 模型验证与分析 |
| 5.4 基于TSV的紧凑三维螺旋电感器Q因子研究 |
| 5.4.1 Q因子提取与分析 |
| 5.4.2 衬底厚度对电感器Q因子影响 |
| 5.5 本章小结 |
| 第六章 基于TGV的三维集成微波无源滤波器 |
| 6.1 基于TGV的低通滤波器 |
| 6.1.1 LC低通滤波器设计原理 |
| 6.1.2 基于TGV的三维螺旋电感器 |
| 6.1.3 基于TGV的三维叉指电容器 |
| 6.1.4 三维LC滤波器设计与滤波响应 |
| 6.1.5 尺寸优势 |
| 6.2 基于TGV的毫米波带通滤波器 |
| 6.2.1 SIW带通滤波器综合 |
| 6.2.2 滤波器设计与讨论 |
| 6.3 本章小结 |
| 第七章 总结与展望 |
| 7.1 研究总结 |
| 7.2 研究展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
四、基于刻蚀工艺的IC关键面积计算模型与实现方法（论文参考文献）
- [1]硅通孔（TSV）热应力分析及优化[D]. 屈晓庆. 西安理工大学, 2021(01)
- [2]SiC双极型晶体管线性稳压器的设计[D]. 董延涛. 西安理工大学, 2021(01)
- [3]YBCO/Bi-2212超导异质结制备及性能研究[D]. 吴漫. 西安理工大学, 2021(01)
- [4]碳化硅MPS二极管的设计、工艺与建模研究[D]. 吴九鹏. 浙江大学, 2021(09)
- [5]抛光垫粗糙峰尺度下铜化学机械抛光材料去除过程研究[D]. 李海鹏. 大连理工大学, 2021(01)
- [6]电容式微机械超声换能器面阵器件设计与制备方法研究[D]. 王月. 中北大学, 2021(09)
- [7]一种H型梁谐振式MEMS压力传感器[D]. 黄崇勇. 合肥工业大学, 2021
- [8]基于4H-SiC BJT的单片集成智能功率芯片关键技术的研究[D]. 梁世维. 湖南大学, 2020
- [9]三维集成电路中差分传输通道的电路建模与优化设计[D]. 傅楷. 杭州电子科技大学, 2020(02)
- [10]硅通孔微波耦合特性及三维集成微波无源滤波器研究[D]. 曲晨冰. 西安电子科技大学, 2019(07)